數(shù)字電子技術(shù)實驗指導(dǎo)書答案PPT課件

1、燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心（五）實驗接線圖及實驗結(jié)果 74LS00中包含個二輸入與非門，7402中包含個二輸入或非門，7486中包含個二輸入異或門，它們的引腳分配圖見附錄。下面各畫出測試7400第一個邏輯門邏輯關(guān)系的接線圖及測試結(jié)果。測試其它邏輯門時的接線圖與之類似。測試時各器件的引腳接地，引腳接十。圖中的1、2接電平開關(guān)輸出端，LED0是電平指示燈。第1頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心1 1、測試、測試74LS0074LS00邏輯關(guān)系接線圖及邏輯關(guān)系接線圖及測試結(jié)果測試結(jié)果輸 入輸 出引腳1引腳3引腳2K1K2123LED0LHLLLLHHHHHH圖1.1

2、測試74LS00邏輯關(guān)系接線圖表1.1 74LS00真值表第2頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心2 2、測試、測試74LS0274LS02邏輯關(guān)系接線圖及邏輯關(guān)系接線圖及測試結(jié)果測試結(jié)果輸 入輸 出引腳2引腳1引腳3K1K2123LED0LHLLLLHHHH圖1.2 測試74LS28邏輯關(guān)系接線圖表1.2 74LS28真值表LL第3頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心3 3、測試、測試74LS8674LS86邏輯關(guān)系接線圖邏輯關(guān)系接線圖及測試結(jié)果及測試結(jié)果輸 入輸 出引腳1引腳3引腳2K1K2123LED0LLLLLHHHH圖1.3 測試74LS86邏輯關(guān)系接

3、線圖表1.3 74LS86真值表LHH第4頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心二二 、 TTLTTL、HCHC和和HCTHCT器件的電壓傳輸特性器件的電壓傳輸特性( (一一) )、實驗?zāi)康?、實驗?zāi)康?.掌握TTL、HCT和 HC器件的傳輸特性。 .掌握萬用表的使用方法。( (二二) )、實驗所用器件、實驗所用器件 .六反相器片 .六反相器片 .六反相器片（三）、實驗內(nèi)容（三）、實驗內(nèi)容.測試TTL器件一個非門的傳輸特性。.測試HC器件一個非門的傳輸特性。.測試HCT器件一個非門的傳輸特性。（四）、實驗提示.注意被測器件的引腳和引腳分別接地和十5。.將實驗臺上.電位器RTL的電壓

4、輸出端連接到被測非門的輸入端，RTL的輸出端電壓作為被測非門的輸入電壓。旋轉(zhuǎn)電位器改變非門的輸入電壓值。.按步長0.2調(diào)整非門輸入電壓。首先用萬用表監(jiān)視非門輸入電壓，調(diào)好輸入電壓后，用萬用表測量非門的輸出電壓，并記錄下來。第5頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心二 、 TTL、HC和HCT器件的電壓傳輸特性（五）、實驗接線圖及實驗結(jié)果 .實驗接線圖由于 74LS04、74HC04和 74HCT04的邏輯功能相同，因此三個實驗的接線圖是一樣的。下面以第一個邏輯門為例，畫出實驗接線圖（電壓表表示電壓測試點）如右圖vv4.7K12+5V圖2.1 實驗二接圖第6頁/共63頁燕山大學(xué)電子

5、實驗中心燕山大學(xué)電子實驗中心二 、 TTL、HC和HCT器件的電壓傳輸特性輸入Vi(V)輸出Vo74LS0474HC0474HCT040.00.2 1.21.44.85.0.輸出無負載時74LS04、74HC04、74HCT04電壓傳輸特性測試數(shù)據(jù)第7頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心二 、 TTL、HC和HCT器件的電壓傳輸特性 圖 2 . 2 7 4 L S 0 4 電 壓 傳 輸 特 性 曲 線01234512345V o ( V )VI( V )01234512345V o ( V )VI( V )圖 2 . 3 7 4 H C 0 4 電 壓 傳 輸 特 性 曲 線

6、圖 2 . 4 7 4 H C T 0 4 電 壓 傳 輸 特 性 曲 線01234512345V o ( V )VI( V ).輸出無負載時74LS04、74HC04和 74HCT04電壓傳輸特性曲線。 第8頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心.比較三條電壓傳輸特性曲線的特點。 盡管只對三個芯片在輸出無負載情況下進行了電壓傳輸特性測試，但是從圖.、圖.和圖.4所示的三條電壓傳輸特性曲線仍可以得出下列觀點: （1）74LS芯片的最大輸入低電平V低于74HC芯片的最大輸入低電平V，74LS芯片的最小輸入高電平低于74HC芯片的最小輸出高電平。 （）74LS芯片的最大輸入低電平、最

7、小輸入高電平與74HCT芯片的最大輸入低電平、 最小輸出高電平相同。 （）74LS芯片的最大輸出低電平高于74HC芯片和74HCT芯片的最大輸出低電平。74LS芯片的最小輸出高電平低于74HC芯片和74HCT芯片的最小輸出高電平。 （）74HC芯片的最大輸出低電平 、最小輸出高電平 與 74HCT芯片的最大輸出低電平、最小輸出高電平相同。二 、 TTL、HC和HCT器件的電壓傳輸特性 第9頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心5在不考慮輸出負載能力的情況下，從上述觀點可以得出下面的推論（）74H CT芯片和74HC芯片的輸出能夠作為 74LS芯片的輸入使用。（）74LS芯片的輸出

8、能夠作為74HCT芯片的輸入使用。 實際上，在考慮輸出負載能力的情況下，上述的推論也是正確的。應(yīng)當(dāng)指出，雖然在教科書中和各種器件資料中，74LS芯片的輸出作為74HC芯片的輸入使用時，推薦的方法是在74LS 芯片的輸出和十5電源之間接一個幾千歐的上拉電阻，但是由于對74LS芯片而言，一個74HC輸入只是一個很小的負載，74LS芯片的輸出高電平一般在.5V4.5V之間，因此在大多數(shù)的應(yīng)用中，74LS芯片的輸出也可以直接作為74HC芯片的輸入。二 、 TTL、HC和HCT器件的電壓傳輸特性 第10頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心三、邏輯門控制電路1.用與非門和異或門安裝如圖所示

9、的電路。檢驗它的真值表，說明其功能。AB CY控制輸入端（a)（b）圖1.3 （a）多重控制門，（b）真值表輸入控制端B C輸出Y0 00 11 01 1AA10第11頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心三、邏輯門控制電三、邏輯門控制電路路2、用個三輸入端與非門IC芯片74LS10安裝如圖所示的電路 從實驗臺上的時鐘脈沖輸出端口選擇兩個不同頻率（約 7khz和 14khz）的脈沖信號分別加到0和1端。對應(yīng) 和 端數(shù)字信號的所有可能組合，觀察并畫出輸出端的波形，并由此得出和（及/）的功能。 圖 1 . 9 實 驗 邏 輯 電 路數(shù) 據(jù) 輸 出BBS選 通選 擇 線X0X1數(shù) 據(jù)

10、輸 入第12頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心實驗二實驗二 組合邏輯電路部件實驗組合邏輯電路部件實驗實驗?zāi)康模?掌握邏輯電路設(shè)計的基本方法 掌握EDA工具MAX-PlusII的原理圖輸入方法 掌握MAX-PlusII的邏輯電路編譯、波形仿真的方法 第13頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心組合邏輯電路部件實驗組合邏輯電路部件實驗實驗內(nèi)容實驗內(nèi)容 利用EDA工具MAX-PlusII的原理圖輸入法，分別輸入74138、7483圖元符號；建立74138、7483的仿真波形文件，并進行波形仿真，記錄波形；分析74138、7483邏輯關(guān)系。 1)3-8譯碼器74138的

11、波形仿真 2)4位二進制加法器7483的波形仿真 位二進制加法器集成電路 74LS83中，和 是兩個位二進制數(shù)的輸入端，Cout，S3,S2,S1,S0是位輸出端。Cin是進位輸入端，而Cout是進位輸出端。（一）邏輯單元電路的波形仿真第14頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心（二）簡單邏輯電路設(shè)計（二）簡單邏輯電路設(shè)計 根據(jù)題目要求，利用EDA工具MAX-PlusII的原理圖輸入法，輸入設(shè)計的電路圖；建立相應(yīng)仿真波形文件，并進行波形仿真，記錄波形和輸入與輸出的時延差；分析設(shè)計電路的正確性。 組合邏輯電路部件實驗組合邏輯電路部件實驗實驗內(nèi)容第15頁/共63頁燕山大學(xué)電子實驗中心

12、燕山大學(xué)電子實驗中心1. 設(shè)計一個2-4譯碼器E為允許使能輸入線，A1、A2為譯碼器輸入，Q0、Q1、Q2、Q3分別為輸出， 為任意狀態(tài) 。輸入輸出EA1A2Q0Q1Q2Q31111100001110110111011011111102-4譯碼器功能表如下第16頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心2.設(shè)計并實現(xiàn)一個4位二進制全加器（1） 二進制全加器原理 一個位二進制加法運算數(shù)字電路是由一個半加器和（1）個全加器組成。它把兩個位二進制數(shù)作為輸入信號。產(chǎn)生一個（1）位二進制數(shù)作它的和。如圖所示。第17頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心用全加器構(gòu)成的位二進制加法器

13、 圖中和是用來相加的兩n位輸入信號，n-1，n-1，n-2，2,1,0是它們的和。在該電路中對0和0相加是用一個半加器，對其它位都用全加器。如果需要串接這些電路以增加相加的位數(shù)，那么它的第一級也必須是一個全加器。第18頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心（2）設(shè)計步驟 設(shè)計1位二進制全加器，邏輯表達式如下： Sn=AnBnCn-1 Cn= AnBnCn-1(AnBn) An是被加數(shù)， Bn是加數(shù)，Sn是和數(shù)，Cn是向高位的進位，Cn-1是低位的進位。 利用1位二進制全加器構(gòu)成一個4位二進制全加器第19頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心3.3.交叉口通行燈邏輯問

14、題的實現(xiàn)交叉口通行燈邏輯問題的實現(xiàn) 圖表示一條主干公路（東一面）與一條二級道路的交叉點。車輛探測器沿著A、B、C和D線放置。當(dāng)沒有發(fā)現(xiàn)車輛時，這些敏感組件的輸出為低電平0”。當(dāng)發(fā)現(xiàn)有車輛時，輸出為高電平“1”。交叉口通行燈根據(jù)下列邏輯關(guān)系控制: 第20頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心交叉口通行燈邏輯問題的實現(xiàn)交叉口通行燈邏輯問題的實現(xiàn)（a）東一西燈任何時候都是綠的條件 （1）C和D線均被占用； （2）沒有發(fā)現(xiàn)車輛； （3）當(dāng)A、B線沒同的占用時，C或D任一條線被占用； （b）南一北燈任問時候都是綠的條件 （1）A和B線均被占用，而C和D線均未占用或只占用 一條線； （2）當(dāng)

15、C和D均未被占用時，A或B任一條線被占用。第21頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心交叉口通行燈邏輯問題的實現(xiàn) 電路應(yīng)有兩個輸出端，南北（SN）和東西（EW），輸出高電平對應(yīng)綠燈亮，輸出低電平對應(yīng)紅燈亮。 用敏感組件的輸出作為邏輯電路輸入信號，對所給的邏輯狀態(tài)建立一個真值表，化簡后得最簡邏輯表達式，用與非門實現(xiàn)該電路、并用波形仿真設(shè)計電路的功能，分析其正確性之。第22頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心4.設(shè)計一個7位奇/偶校驗器 奇/偶校驗代碼是在計算機中常用的一種可靠性代碼。它由信息碼和一位附加位奇/偶校驗位組成。這位校驗位的取值(0或1)將使整個代碼串中的

16、1的個數(shù)為奇數(shù)（奇校驗代碼）或為偶數(shù)（偶校驗代碼）。 第23頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心(1) 奇/偶校驗位發(fā)生器 (A) 奇/偶校驗位發(fā)生器就是根據(jù)輸入信息碼產(chǎn)生相應(yīng)的校驗位。如圖是4位信息碼的奇校驗位發(fā)生器電路。可推知:當(dāng)B3B4B2B1中的1的個數(shù)為偶數(shù)時此奇校驗位發(fā)生器輸出的校驗位P為1，反之為0。PX3X1X2B3B4B2B11 代碼分別為a0、a1、a2、a3、a4、a5、a6;奇校驗位為P，偶校驗位為E。邏輯表達式如下： /P=a0 a1 a2 a3 a4 a5 a6 E= P。 (B) 設(shè)計一個7位二進制奇/偶校驗位發(fā)生器第24頁/共63頁燕山大學(xué)電子實

17、驗中心燕山大學(xué)電子實驗中心（2） 奇/偶校驗代碼校驗器 (A) 奇/偶校驗器用于檢驗奇(偶)校驗代碼在傳送和存儲中有否出現(xiàn)差錯，它具有發(fā)現(xiàn)所有奇數(shù)個位數(shù)錯的能力。 (B)設(shè)計一個8位二進制奇校驗器 代碼分別為a0、a1、a2、a3、a4、a5、a6、 /p的奇校驗器。邏輯表達式如下： S= a0a1a2a3a4a5a6P 顯然，當(dāng)校驗器的輸入代碼a0a1a2a3a4a5a6 /p中1的個數(shù)為奇數(shù)時，校驗器的輸出S為1、反之S為0。第25頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心5.設(shè)計一個四選一的（數(shù)據(jù)選擇器）電路 數(shù)據(jù)選擇器又稱輸入多路選擇器、多路開關(guān)。它的功能是在選擇信號的控制下

18、，從若干路輸入數(shù)據(jù)中選擇某一路輸入數(shù)據(jù)作為輸出。 數(shù) 據(jù) 選 擇 器E. . . . . . .YD1DnD2C1Cm數(shù) 據(jù) 選 擇 端使 能 端數(shù)據(jù)輸入端輸 出 端第26頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心E是選通使能端，A1、A0分別是選擇信號端，D0、D1、D2、D3分別是四路數(shù)據(jù)，F(xiàn)是輸出端。選通選擇信號 四路數(shù)據(jù) 輸出 EA1A0DF1 0000D0D3 D0001D0D3 D1010D0D3 D2011D0D3 D3一個四選一數(shù)據(jù)選擇器功能表第27頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心6.設(shè)計一個1:4數(shù)據(jù)分配器 數(shù)據(jù)分配器的功能是在選通（G）和選擇信

19、號(Cn)線的控制下將一路輸入數(shù)據(jù)（D）分別分配給相應(yīng)的輸出端（Yn）。 第28頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心G 是選通使能端，S1、S0分別是選擇端，D是一路輸入數(shù)據(jù)，Y0、Y1、Y2、Y3分別是選擇的輸出。輸入輸出GS1S0DY0Y1Y2Y31 1111000DD111001D1D11010D11D1011D111D1:4數(shù)據(jù)分配器功能表第29頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心7.設(shè)計并實現(xiàn)2位二進制數(shù)字比較器功能描述：比較A1A0和B1B0兩個2位二進制數(shù)： En使能端，En=1有效。 當(dāng)A1A0B1B0時，電路輸出端E=1，其它情況時E=0； 當(dāng)

20、A1A0B1B0時，電路輸出端L=1, 其它情況時L=0； 當(dāng)A1A0B1B0時，電路輸出端S=1, 其它情況時S=0；對設(shè)計的電路進行波形仿真,記錄結(jié)果。第30頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心實驗三 時序電路設(shè)計第31頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心（一）觸發(fā)器實驗實驗?zāi)康?掌握RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器的工作原理。2學(xué)會正確使用RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器。第32頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心實驗內(nèi)容實驗內(nèi)容 1. 用 74LS00構(gòu)成一個 RS 觸發(fā)器。給出R、S波形序列，進行波形仿真，說明RS觸發(fā)器的功能。 2.

21、D觸發(fā)器DFF （或雙D觸發(fā)器74LS74中一個D觸發(fā)器）功能測試。 D觸發(fā)器的輸入端口CLR是復(fù)位或清零，PRN是（置位）；給定D（數(shù)據(jù)）、CLK（時鐘）波形序列，進行波形仿真，記錄輸入與輸出Q波形。說明D觸發(fā)器是電平觸發(fā)還是上升沿觸發(fā)，分析原因。 3. JK觸發(fā)器JKFF（或雙JK觸發(fā)器74LS73、74LS76中一個JK觸發(fā)器）功能測試與分析。 JK觸發(fā)器輸入端口CLR是復(fù)位端，PRN是置位端，CLKS是時鐘。給出CK，J，K的波形，仿真JK觸發(fā)器的功能，說明JK觸發(fā)器的CLK何時有效。 D觸發(fā)器74LS74是上升沿觸發(fā)，JK觸發(fā)器74LS73是下降沿觸發(fā) 第33頁/共63頁燕山大學(xué)電子

22、實驗中心燕山大學(xué)電子實驗中心（二）簡單時序電路設(shè)計實驗（二）簡單時序電路設(shè)計實驗實驗?zāi)康?學(xué)習(xí)利用EDA工具設(shè)計簡單時序電路。 掌握簡單時序電路的分析、設(shè)計、波形仿真、器件編程及測試方法第34頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心實驗內(nèi)容實驗內(nèi)容1.用D觸發(fā)器DFF（或74LS74）構(gòu)成的4位二進制計數(shù)器（分頻器） (1) 輸入所設(shè)計的4位二進制計數(shù)器電路并編譯。 (2) 建立波形文件，對所設(shè)計電路進行波形仿真。并記錄Q0、Q1、Q2、Q3的狀態(tài)。 (3) 對所設(shè)計電路進行器件編程。將CLK引腳連接到實驗系統(tǒng)的單脈沖輸出插孔，4位二進制計數(shù)器輸出端Q0、Q1、Q2、Q3連接到LE

23、D顯示燈，CLR、PRN端分別連接到實驗系統(tǒng)兩個開關(guān)的輸出插孔。 (4)由時鐘CLK輸入單脈沖，記錄輸入的脈沖數(shù)，同時觀測 Q0、Q1、Q2、Q3對應(yīng)LED顯示燈的變化情況。第35頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心2異步計數(shù)器 異步計數(shù)器是指輸入時鐘信號只作用于計數(shù)單元中的最低位觸發(fā)器，各觸發(fā)器之間相互串行，由低一位觸發(fā)器的輸出逐個向高一位觸發(fā)器傳遞，進位信號而使得觸發(fā)器逐級翻轉(zhuǎn)，所以前級狀態(tài)的變化是下級變化的條件，只有低位觸發(fā)器翻轉(zhuǎn)后才能產(chǎn)生進位信號使高位觸發(fā)器翻轉(zhuǎn)。第36頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心1 1）計數(shù)器單元電路仿真）計數(shù)器單元電路仿真a)

24、用74LS93構(gòu)成一個2位十六進制計數(shù)器，并進行波形仿真，74LS93圖示如下。第37頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心b)b)用用74LS9074LS90構(gòu)成一個構(gòu)成一個2 2位位BCDBCD碼計數(shù)器，并進碼計數(shù)器，并進行波形仿真。行波形仿真。 74LS90圖示如下第38頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心2 2）設(shè)計異步十進制計數(shù)器）設(shè)計異步十進制計數(shù)器a) 用JK觸發(fā)器JKFF（或雙JK觸發(fā)器74LS73、7476）構(gòu)成1位十進制計數(shù)器（或BCD計數(shù)器） 第39頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心JKJK觸發(fā)器觸發(fā)器b) 對所設(shè)計的計數(shù)器

25、，建立相應(yīng)波形文件，進行波形仿真。并記錄計數(shù)值Q0、Q1、Q2、Q3的狀態(tài)。c)對設(shè)計的計數(shù)器進行器件編程、連線，由時鐘端 CLK輸入單脈沖，測試并記錄 Q0、Q1、Q2、Q3的狀態(tài)變化，驗證設(shè)計電路的正確性。第40頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心3.3.移位寄存器移位寄存器 移位寄存器一種能寄存二進制代碼，并能在時鐘控制下對代碼進行右移或左移的同步時序電路。計算機執(zhí)行四則運算和邏輯移位等指令少不了移位寄存器，此外，移位寄存器還可用于計算機的串行傳輸口的串并行信息轉(zhuǎn)換電路。 第41頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心1)1)集成移位寄存器波形仿真集成移位寄存

26、器波形仿真 74LS95是4位并/串輸入，并行輸出，雙向移位的移位寄存器。第42頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心移位寄存器移位寄存器2)用JK觸發(fā)器設(shè)計一個4位串行輸入，并行輸出右移寄存器。 針對所設(shè)計電路建立相應(yīng)的波形仿真文件，進行波形仿真，器件編程，驗證所設(shè)計電路的正確性。3)用JK觸發(fā)器設(shè)計4位并行輸入，串行輸出右移寄存器。 對所設(shè)計的4位右移寄存器建立相應(yīng)波形仿真文件，進行波形仿真。第43頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心4.4.自循環(huán)寄存器自循環(huán)寄存器（1）用D觸發(fā)器DFF （或74LS74）構(gòu)成一個四位自循環(huán)寄存器。 方法是第一級的 Q端接第二

27、級的 D端， 依次類推，最后第四級的Q端接第一級的D端。四個D觸發(fā)器的CLK端連接在一起，然后接單脈沖時鐘。（2）對設(shè)計的電路建立相應(yīng)的波形仿真文件，進行波形仿真。 將觸發(fā)器Q0置1（即PRN0輸入一個負脈沖）， Q1、Q2、Q3清0（即CLR1、CLR2、CLR3輸入一個負脈沖）。（3）進行器件編程（定義自循環(huán)寄存器的輸入/輸出引腳號）。（4）連線驗證所設(shè)計電路的正確性 預(yù)置初始狀態(tài)（與波形仿真相同），自循環(huán)寄存器的PRNi和CLRi端連接到開關(guān)的電平輸出插空，輸入端CLK引腳連接到實驗系統(tǒng)的單脈沖輸出插孔，輸出端Q0、Q1、Q2、Q3連接到LED顯示燈。由時鐘CLK輸入端輸入單脈沖，觀察并

28、記錄Q0、Q1、Q2、Q3的狀態(tài)變化。 第44頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心5同步計數(shù)器 所謂同步計數(shù)器是指計數(shù)器中各觸發(fā)器統(tǒng)一使用同一輸入輸入時鐘脈沖（計數(shù)脈沖）信號，在同一時刻所有觸發(fā)器同時翻轉(zhuǎn)并產(chǎn)生進位信號。 第45頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心(1)用74LS191構(gòu)成一個2位十六進制計數(shù)器，并進行波形仿真。第46頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心(2)用74LS160構(gòu)成一個2位BCD碼計數(shù)器，并進行波形仿真。第47頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心實驗四 基于VHDL的基本邏輯電路設(shè)計實驗?zāi)康模?學(xué)會使

29、用VHDL語言設(shè)計數(shù)字單元電路的方法。 掌握用VHDL語言設(shè)計的數(shù)字單元電路的調(diào)試，波形仿真的方法。第48頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心（一）基于VHDL的組合邏輯電路設(shè)計 用VHDL語言編寫實現(xiàn)下列器件功能的程序并進行編譯、波形仿真。1.二輸入與非門2.三態(tài)門電路與總線緩沖器3.BCD-7段LED譯碼器4.設(shè)計一個1:4數(shù)據(jù)分配器（功能說明見實驗二.(二).6） 5.設(shè)計一個四位的全加器（功能說明見實驗二.(二).2） 6.設(shè)計一個7位奇偶校驗電路（功能說明見實驗二.(二).4） 7.數(shù)字比較器，設(shè)計4位二進制數(shù)字比較器 第49頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電

30、子實驗中心（二）基于VHDL的時序電路設(shè)計 用VHDL語言編寫實現(xiàn)下列器件功能的程序并進行編譯、波形仿真與器件編程，并測試其功能。（1）觸發(fā)器和鎖存器：設(shè)計一個D觸發(fā)器（2）計數(shù)器，設(shè)計一位十進制計數(shù)器（BCD碼計數(shù)器）注：注：VHDL程序范例見附程序范例見附件件1“六進制計數(shù)器六進制計數(shù)器” 第50頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心（二）時序電路設(shè)計（3）4位移位寄存器設(shè)計 a. 4位右移寄存器功能要求，四位數(shù)據(jù)并行一次輸入，串行右移依次輸出，高位填充“0”。 b. 4位左移寄存器2功能要求，四位數(shù)據(jù)串行左移依次輸入，并行一次輸出。第51頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心VHDLVHDL語言設(shè)計范例語言設(shè)計范例第52頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心實驗五數(shù)字系統(tǒng)設(shè)計綜合實驗（一）設(shè)計一個十進制脈沖計數(shù)裝置1電路元器件：第53頁/共63頁燕山大學(xué)電子實驗中心燕山大學(xué)電子實驗中心( (一一) )設(shè)計一個十進制脈沖計數(shù)裝置設(shè)計一個十進制脈沖計數(shù)裝置2實驗步驟（1）自行設(shè)計BCD-7段LED譯碼器、十進制計數(shù)器；（2）對所設(shè)計電路進行仿真、綜合、編程下載；（3）將所設(shè)計的元器件進行連接，構(gòu)成十進制計數(shù)器顯示裝置。第54頁/共63頁燕山大