pcb布線設(shè)計(jì)方案

1、PCB 布線設(shè)計(jì)在當(dāng)今激烈競爭的電池供電市場中， 由于成本指標(biāo)限制， 設(shè)計(jì)人員常常使用雙面板。 盡管多 層板 （4 層、6層及 8 層）方案在尺寸、噪聲和性能方面具有明顯優(yōu)勢，成本壓力卻促使工程 師們重新考慮其布線策略， 采用雙面板。 在本文中， 我們將討論自動布線功能的正確使用和 錯誤使用，有無地平面時電流回路的設(shè)計(jì)策略，以及對雙面板元件布局的建議。自動布線的優(yōu)缺點(diǎn)以及模擬電路布線的注意事項(xiàng)設(shè)計(jì)PCB時，往往很想使用自動布線。通常，純數(shù)字的電路板（尤其信號電平比較低，電路密度比較小時 ）采用自動布線是沒有問題的。但是，在設(shè)計(jì)模擬、混合信號或高速電路 板時， 如果采用布線軟件的自動布線工具，

2、可能會出現(xiàn)一些問題， 甚至很可能帶來嚴(yán)重的電 路性能問題。例如，圖 1 中顯示了一個采用自動布線設(shè)計(jì)的雙面板的頂層。此雙面板的底層如圖2所示， 這些布線層的電路原理圖如圖 3a 和圖 3b 所示。 設(shè)計(jì)此混合信號電路板時， 經(jīng)仔細(xì)考 慮，將器件手工放在板上，以便將數(shù)字和模擬器件分開放置。采用這種布線方案時，有幾個方面需要注意，但最麻煩的是接地。如果在頂層布地線， 則頂層的器件都通過走線接地。 器件還在底層接地， 頂層和底層的地線通過電路板最右側(cè)的 過孔連接。當(dāng)檢查這種布線策略時，首先發(fā)現(xiàn)的弊端是存在多個地環(huán)路。另外，還會發(fā)現(xiàn)底 層的地線返回路徑被水平信號線隔斷了。這種接地方案的可取之處是，模擬

3、器件（12 位 A/D轉(zhuǎn)換器MCP3202和2.5V參考電壓源 MCP4125放在電路板的最右側(cè)， 這種布局確保了這些模 擬芯片下面不會有數(shù)字地信號經(jīng)過。圖3a和圖3b所示電路的手工布線如圖 4、圖5所示。在手工布線時，為確保正確實(shí)現(xiàn) 電路， 需要遵循一些通用的設(shè)計(jì)準(zhǔn)則： 盡量采用地平面作為電流回路； 將模擬地平面和數(shù)字 地平面分開； 如果地平面被信號走線隔斷， 為降低對地電流回路的干擾， 應(yīng)使信號走線與地 平面垂直； 模擬電路盡量靠近電路板邊緣放置， 數(shù)字電路盡量靠近電源連接端放置， 這樣做 可以降低由數(shù)字開關(guān)引起的 di/dt 效應(yīng)。這兩種雙面板都在底層布有地平面， 這種做法是為了方便工程

4、師解決問題， 使其可快速 明了電路板的布線。 廠商的演示板和評估板通常采用這種布線策略。 但是， 更為普遍的做法 是將地平面布在電路板頂層，以降低電磁干擾。圖1采用自動布線為圖3所示電路原理圖設(shè)計(jì)的電路板的頂層圖2采用自動布線為圖3所示電路原理圖設(shè)計(jì)的電路板的底層TPIC16F87e I* 2CCMSib8CM圖3a圖1圖2、圖4和圖5中布線的電路原理圖圖 3b 圖 1、圖 2 、圖 4 和圖 5 中布線的模擬部分電路原理圖 有無地平面時的電流回路設(shè)計(jì)對于電流回路，需要注意如下基本事項(xiàng)：1. 如果使用走線，應(yīng)將其盡量加粗PCB上的接地連接如要考慮走線時，設(shè)計(jì)應(yīng)將走線盡量加粗。這是一個好的經(jīng)驗(yàn)法

5、則， 但要知道，接地線的最小寬度是從此點(diǎn)到末端的有效寬度，此處“末端”指距離電源連接端 最遠(yuǎn)的點(diǎn)。2. 應(yīng)避免地環(huán)路3. 如果不能采用地平面，應(yīng)采用星形連接策略 （ 見圖 6）通過這種方法， 地電流獨(dú)立返回電源連接端。 圖 6 中， 注意到并非所有器件都有自己的 回路，U1和U2是共用回路的。如遵循以下第 4條和第5條準(zhǔn)則，是可以這樣做的。4. 數(shù)字電流不應(yīng)流經(jīng)模擬器件數(shù)字器件開關(guān)時， 回路中的數(shù)字電流相當(dāng)大， 但只是瞬時的， 這種現(xiàn)象是由地線的有效 感抗和阻抗引起的。對于地平面或接地走線的感抗部分，計(jì)算公式為V = Ldi/dt ，其中 V是產(chǎn)生的電壓，L是地平面或接地走線的感抗，di是數(shù)字

6、器件的電流變化，dt是持續(xù)時間。對地線阻抗部分的影響，其計(jì)算公式為V RI,其中，V是產(chǎn)生的電壓，R是地平面或接地走線的阻抗， I 是由數(shù)字器件引起的電流變化。經(jīng)過模擬器件的地平面或接地走線上的這些 電壓變化，將改變信號鏈中信號和地之間的關(guān)系 （ 即信號的對地電壓 ） 。5. 高速電流不應(yīng)流經(jīng)低速器件與上述類似， 高速電路的地返回信號也會造成地平面的電壓發(fā)生變化。此干擾的計(jì)算公式和上述相同，對于地平面或接地走線的感抗， V = Ldi/dt ；對于地平面或接地走線的阻 抗， V = RI 。與數(shù)字電流一樣，高速電路的地平面或接地走線經(jīng)過模擬器件時，地線上的 電壓變化會改變信號鏈中信號和地之間的

7、關(guān)系。圖4采用手工走線為圖3所示電路原理圖設(shè)計(jì)的電路板的頂層圖5采用手工走線為圖3所示電路原理圖設(shè)計(jì)的電路板的底層Power (>round圖6如果不能采用地平面，可以采用“星形”布線策略來處理電流回路圖7分隔開的地平面有時比連續(xù)的地平面有效，圖 b）接地布線策略比圖a）的接地策略理想6. 不管使用何種技術(shù)，接地回路必須設(shè)計(jì)為最小阻抗和容抗7. 如使用地平面，分隔開地平面可能改善或降低電路性能，因此要謹(jǐn)慎使用分開模擬和數(shù)字地平面的有效方法如圖7所示圖7中，精密模擬電路更靠近接插件， 但是與數(shù)字網(wǎng)絡(luò)和電源電路的開關(guān)電流隔離開了。 這是分隔開接地回路的非常有效的方法，我們在前面討論的圖 4和

8、圖5的布線也采用了這種技術(shù)。工程領(lǐng)域中的數(shù)字設(shè)計(jì)人員和數(shù)字電路板設(shè)計(jì)專家在不斷增加，這反映了行業(yè)的發(fā)展趨勢。 盡管對數(shù)字設(shè)計(jì)的重視帶來了電子產(chǎn)品的重大發(fā)展， 但仍然存在， 而且還會一直存在一部分 與模擬或現(xiàn)實(shí)環(huán)境接口的電路設(shè)計(jì)。 模擬和數(shù)字領(lǐng)域的布線策略有一些類似之處， 但要獲得 更好的結(jié)果時， 由于其布線策略不同， 簡單電路布線設(shè)計(jì)就不再是最優(yōu)方案了。 本文就旁路 電容、電源、地線設(shè)計(jì)、電壓誤差和由PCB布線引起的電磁干擾（EMI）等幾個方面，討論模擬和數(shù)字布線的基本相似之處及差別。模擬和數(shù)字布線策略的相似之處旁路或去耦電容在布線時， 模擬器件和數(shù)字器件都需要這些類型的電容， 都需要靠近其電

9、源引腳連接 個電容，此電容值通常為O.lmF。系統(tǒng)供電電源側(cè)需要另一類電容，通常此電容值大約為10mF。這些電容的位置如圖 1 所示。 電容取值范圍為推薦值的 1/10 至 10 倍之間。 但引腳須較 短，且要盡量靠近器件（對于O.lmF電容）或供電電源（對于10mF電容）。 在電路板上加旁路或去耦電容， 以及這些電容在板上的位置， 對于數(shù)字和模擬設(shè)計(jì)來說都屬 于常識。但有趣的是，其原因卻有所不同。在模擬布線設(shè)計(jì)中，旁路電容通常用于旁路電源 上的高頻信號，如果不加旁路電容，這些高頻信號可能通過電源引腳進(jìn)入敏感的模擬芯片。 一般來說， 這些高頻信號的頻率超出模擬器件抑制高頻信號的能力。 如果在模

10、擬電路中不使 用旁路電容的話，就可能在信號路徑上引入噪聲，更嚴(yán)重的情況甚至?xí)鹫駝?。對于控制器和處理器這樣的數(shù)字器件， 同樣需要去耦電容， 但原因不同。 這些電容的一 個功能是用作“微型”電荷庫。在數(shù)字電路中，執(zhí)行門狀態(tài)的切換通常需要很大的電流。由 于開關(guān)時芯片上產(chǎn)生開關(guān)瞬態(tài)電流并流經(jīng)電路板，有額外的“備用”電荷是有利的。如果執(zhí) 行開關(guān)動作時沒有足夠的電荷， 會造成電源電壓發(fā)生很大變化。 電壓變化太大， 會導(dǎo)致數(shù)字 信號電平進(jìn)入不確定狀態(tài)， 并很可能引起數(shù)字器件中的狀態(tài)機(jī)錯誤運(yùn)行。 流經(jīng)電路板走線的 開關(guān)電流將引起電壓發(fā)生變化， 電路板走線存在寄生電感， 可采用如下公式計(jì)算電壓的變化： V

11、= LdI/dt其中， V = 電壓的變化； L = 電路板走線感抗； dI = 流經(jīng)走線的電流變化； dt = 電流 變化的時間。因此， 基于多種原因， 在供電電源處或有源器件的電源引腳處施加旁路 （或去耦 ）電容是 較好的做法。電源線和地線要布在一起電源線和地線的位置良好配合， 可以降低電磁干擾的可能性。 如果電源線和地線配合不 當(dāng)，會設(shè)計(jì)出系統(tǒng)環(huán)路， 并很可能會產(chǎn)生噪聲。 電源線和地線配合不當(dāng)?shù)?PCB設(shè)計(jì)示例如圖 2 所示。此電路板上，設(shè)計(jì)出的環(huán)路面積為697cm2。采用圖3所示的方法，電路板上或電路板外的輻射噪聲在環(huán)路中感應(yīng)電壓的可能性可大為降低。模擬和數(shù)字領(lǐng)域布線策略的不同之處地平

12、面是個難題電路板布線的基本知識既適用于模擬電路， 也適用于數(shù)字電路。 一個基本的經(jīng)驗(yàn)準(zhǔn)則是 使用不間斷的地平面，這一常識降低了數(shù)字電路中的 dI/dt（ 電流隨時間的變化 ） 效應(yīng)，這一 效應(yīng)會改變地的電勢并會使噪聲進(jìn)入模擬電路。 數(shù)字和模擬電路的布線技巧基本相同， 但有 一點(diǎn)除外。 對于模擬電路， 還有另外一點(diǎn)需要注意， 就是要將數(shù)字信號線和地平面中的回路 盡量遠(yuǎn)離模擬電路。 這一點(diǎn)可以通過如下做法來實(shí)現(xiàn)： 將模擬地平面單獨(dú)連接到系統(tǒng)地連接 端， 或者將模擬電路放置在電路板的最遠(yuǎn)端， 也就是線路的末端。 這樣做是為了保持信號路 徑所受到的外部干擾最小。 對于數(shù)字電路就不需要這樣做， 數(shù)字電路

13、可容忍地平面上的大量 噪聲，而不會出現(xiàn)問題。元件的位置如上所述，在每個PCB設(shè)計(jì)中，電路的噪聲部分和“安靜”部分（非噪聲部分）要分隔開。 一般來說，數(shù)字電路“富含”噪聲，而且對噪聲不敏感（因?yàn)閿?shù)字電路有較大的電壓噪聲容限） ；相反，模擬電路的電壓噪聲容限就小得多。兩者之中，模擬電路對開關(guān)噪聲最為敏感。 在混合信號系統(tǒng)的布線中，這兩種電路要分隔開，如圖4 所示。PCB設(shè)計(jì)產(chǎn)生的寄生元件PCB設(shè)計(jì)中很容易形成可能產(chǎn)生問題的兩種基本寄生元件：寄生電容和寄生電感。設(shè)計(jì) 電路板時，放置兩條彼此靠近的走線就會產(chǎn)生寄生電容。可以這樣做：在不同的兩層，將一 條走線放置在另一條走線的上方； 或者在同一層， 將一

14、條走線放置在另一條走線的旁邊， 如 圖 5 所示。在這兩種走線配置中，一條走線上電壓隨時間的變化 （dV/dt） 可能在另一條走線 上產(chǎn)生電流。如果另一條走線是高阻抗的，電場產(chǎn)生的電流將轉(zhuǎn)化為電壓?？焖匐妷核沧冏畛０l(fā)生在模擬信號設(shè)計(jì)的數(shù)字側(cè)。 如果發(fā)生快速電壓瞬變的走線靠近高 阻抗模擬走線， 這種誤差將嚴(yán)重影響模擬電路的精度。 在這種環(huán)境中， 模擬電路有兩個不利 的方面：其噪聲容限比數(shù)字電路低得多；高阻抗走線比較常見。采用下述兩種技術(shù)之一可以減少這種現(xiàn)象。 最常用的技術(shù)是根據(jù)電容的方程， 改變走線 之間的尺寸。 要改變的最有效尺寸是兩條走線之間的距離。 應(yīng)該注意， 變量 d 在電容方程的 分母

15、中， d 增加，容抗會降低。可改變的另一個變量是兩條走線的長度。在這種情況下，長 度 L 降低，兩條走線之間的容抗也會降低。另一種技術(shù)是在這兩條走線之間布地線。 地線是低阻抗的， 而且添加這樣的另外一條走 線將削弱產(chǎn)生干擾的電場，如圖 5 所示。電路板中寄生電感產(chǎn)生的原理與寄生電容形成的原理類似。也是布兩條走線， 在不同的兩層， 將一條走線放置在另一條走線的上方； 或者在同一層， 將一條走線放置在另一條的旁 邊，如圖 6 所示。在這兩種走線配置中，一條走線上電流隨時間的變化 （dI/dt） ，由于這條 走線的感抗， 會在同一條走線上產(chǎn)生電壓； 并由于互感的存在， 會在另一條走線上產(chǎn)生成比 例的

16、電流。 如果在第一條走線上的電壓變化足夠大， 干擾可能會降低數(shù)字電路的電壓容限而 產(chǎn)生誤差。并不只是在數(shù)字電路中才會發(fā)生這種現(xiàn)象，但這種現(xiàn)象在數(shù)字電路中比較常見， 因?yàn)閿?shù)字電路中存在較大的瞬時開關(guān)電流。為消除電磁干擾源的潛在噪聲，最好將“安靜”的模擬線路和噪聲I/O 端口分開。要設(shè)法實(shí)現(xiàn)低阻抗的電源和地網(wǎng)絡(luò)， 應(yīng)盡量減小數(shù)字電路導(dǎo)線的感抗， 盡量降低模擬電路的電容 耦合。結(jié)語數(shù)字和模擬范圍確定后， 謹(jǐn)慎地布線對獲得成功的 PCB至關(guān)重要。布線策略通常作為經(jīng) 驗(yàn)準(zhǔn)則向大家介紹， 因?yàn)楹茈y在實(shí)驗(yàn)室環(huán)境中測試出產(chǎn)品的最終成功與否。 因此， 盡管數(shù)字 和模擬電路的布線策略存在相似之處，還是要認(rèn)識到并認(rèn)

17、真對待其布線策略的差別。布線需要考慮的問題很多，但是最基本的的還是要做到周密，謹(jǐn)慎。寄生元件危害最大的情況印刷電路板布線產(chǎn)生的主要寄生元件包括：寄生電阻、寄生電容和寄生電感。 例如：PCB的寄生電阻由元件之間的走線形成； 電路板上的走線、 焊盤和平行走線會產(chǎn)生寄生電容； 寄 生電感的產(chǎn)生途徑包括環(huán)路電感、互感和過孔。當(dāng)將電路原理圖轉(zhuǎn)化為實(shí)際的PCB時，所有這些寄生元件都可能對電路的有效性產(chǎn)生干擾。本文將對最棘手的電路板寄生元件類型寄生電容進(jìn)行量化，并提供一個可清楚看到寄生電容對電路性能影響的示例。寄生電容的危害大多數(shù)寄生電容都是靠近放置兩條平行走線引起的。 可以采用圖 1所示的公式來計(jì)算這 種

18、電容值。在混合信號電路中， 如果敏感的高阻抗模擬走線與數(shù)字走線距離較近， 這種電容會產(chǎn)生 問題。例如，圖 2 中的電路就很可能存在這種問題。為講解圖2所示電路的工作原理，采用三個8位數(shù)字電位器和三個 CMOS!算放大器組成一個16位D/A轉(zhuǎn)換器。在此圖的左側(cè)，在VDD和地之間跨接了兩個數(shù)字電位器（U3a和U3b）,其抽頭輸出連接到兩個運(yùn)放 （U4a和U4b）的正相輸入端。數(shù)字電位器U2和U3通過與單片機(jī)（U1）之間的SPI接口編程。在此配置中，每個數(shù)字電位器配置為 8位乘法型D/A轉(zhuǎn)換器。如 果VDD為5V,那么這些 D/A轉(zhuǎn)換器的LSB大小等于19.61mV。這兩個數(shù)字電位器的抽頭都分別連接

19、到兩個配置了緩沖器的運(yùn)放的正相輸入端。在此配置中， 運(yùn)放的輸入端是高阻抗的， 將數(shù)字電位器與電路其它部分隔離開了。 這兩個放大器配 置為其輸出擺幅限制不會超出第二級放大器的輸入范圍。為使此電路具有16位D/A轉(zhuǎn)換器的性能，采用第三個數(shù)字電位器（U2a）跨接在兩個運(yùn)放 （U4a和U4b）的輸出端之間。U3a和U3b的編程設(shè)定經(jīng)數(shù)字電位器后的電壓值。如果VDD為5V,可以將U3a和U3b的輸出編程為相差 19.61mV。此電壓大小經(jīng)第三個 8位數(shù)字電位器 R3, 則自左至右整個電路的 LSB大小為76.3mV。此電路獲得最優(yōu)性能所需的嚴(yán)格器件規(guī)格如表1所示。此電路有兩種基本工作模式。第一種模式可用于獲得可編程、可調(diào)節(jié)的直流差分電壓。 在此模式中， 電路的數(shù)字