PWM模塊和時鐘系統(tǒng)模塊學(xué)習(xí)筆記

1、PWM模 塊1. PWM通道占空比寄存器 PWM Channel Duty Register (PWMDTYMcdute 3 弗& + 0x001C 二 Pi/jTylDTYO, 0x001 D = PWMDTY花 0x0011E = P A'MDTYZ, 0x001 F z PWMDTY31cduls+ 0x0020 - PWMDTY4. 0x0021 二 PWIDTYS. 0x0022 - PWMDTY6, 0»0023 - PWMDTY7y653211aBit?65斗32”BitO11fl11111Figure 13*16. PWM Channel Duty R

2、egisters (PWMDTYx)Read: Anytime每個通道都有一個專用的用來設(shè)置占空比的寄存器PWMDTYxPWMDTY和PWMPEF的值共同決定了占空比的值，就是說當(dāng)每個通道的count的值計數(shù)到與PWMDTYtX值相等時， 相應(yīng)的輸出信號就發(fā)生一次翻轉(zhuǎn)。如果你設(shè)置PWMP(寄存器的某位PPOLX的值為1,也 就是開始的時候輸出為高電平，然后當(dāng)計數(shù)器數(shù)到與PWMDTY的值后就翻轉(zhuǎn)為低電平，那么PWMDT寄存器的值就包含了高電平的時間，再結(jié)合占空比說明一下吧PPOLx=1:占空比=(PWMDTYx/PWMPERXlOO%PPOLx=0:占空比=(PWMPERx-PWMD)YPWMP

3、ERx*100%2. PWM 通道周期寄存器PWM Cha nnel Period Registers(PWMPERx)7s54121&Hit 7&54321BitO11t11111Module Esse * QkQQ14 - PVVMPERO.OxOinS - PWMPEH1. U)cC01t = PWWPER2.FV/VPER3Module Base + OiOOIfl = PWMPER4. OxOOJ9= FY/MPER5. OiOOtA = PWT/PERB 0<001B = PWMPER7Rejiel.Figure 13-15, PWM Channel Peri

4、od Registers (PWMPERm)Read： Anytime W rite: Anydnie每個通道都有一個專用的用來設(shè)置周期情況的寄存器(PWMPERx這個寄存器的值就決定了PWM1道輸出信號周期的長短，如果我們已經(jīng)知道的參考時鐘源的值，那么就可以計算出 PWM輸出信號的周期了，計算方法如下：PWMxPeriod=ChannelClockPeriod*PWMPER左對齊情況下即 CAEx=0) PWMxPeriod=Cha nn elClockPeriod*PWMPERx*2居中對齊情況下即 CAEx=1)3. PWM使能寄存器 PWM Enable Register(PWME)f

5、Joduls Gas電 + QkOODCG5*3210RPWF/E7PV加 EEPA*；=3PVk'E2PWME1=WME-3QFiur« 13-3. PWM Enable Rvisler 滬內(nèi)胡EPWME7:0分別控制著對應(yīng)的8個通道的使能，例如：PWME_PWMEO禁止通道0的PWMt出PWME_PWME7=t能通道7的PWM輸出3.PWM 極性寄存器 PWM Polarity Register(PWMPOL)13.3,2 2 PWM Polarity Register (PWMPOL)11】亡 stdrlziiy clarity uJ caeJi PV M c:hann

6、eL wavrioini ihmiiif l1 b; tJ:e 曰吐jmLiJiJ PPUL.x bit in thrPWMPOL register ff the polarity hit is one, the PWM channel output is high 第 the beginning of rhe cycle and ihen lui when lhe duly count is reached. Converse ly. if the polark> bit: k zero, ihc uuipui low iind ihen go劭 high when the duty

7、count i* reached.Module Sieg * ftcOOOi?354321D°POL7PPOL6PPOLSPPOLJPPDL3PPOL2PPOL1PPDLD00000000Figure 13-4. PWM Polarity Rvglster (PWMPOL)Read: Atiyiimi!Wri 忙-AnylimrPWMPC寄存器是用來控制 PWI一開始輸出時的信號高低情況， 假如PPOLX設(shè)為1,則與之相 應(yīng)的PWMS道在開始的時候輸出為高電平， 然后等到計數(shù)器的值與你設(shè)置的那個 pwMb號的 值(PWMDTYx相等的時候就輸出低電平。 PPOL的值為0的時候正好與這

8、相反。4. PWM Clock Select Register(PWM時鐘選擇寄存器)Module BdM + 0x00027s53aidRPCLK7PCLKU6PCLKSPCLK4PCLK3PCLK2PCLK1PCLKD00000000Figure 13*S PWM Clock Select Register (PWmCLK)Reiid: AnytimtJWrite AuyUmeNOTERegister btls PCLKO lo PCLK7 can hr 'j"itleii dnlimc. f a clock 豐l&l i$ changed uhile a PWM

9、 *igtiaJ is bein genciaied, j tiuiicaled ui illrlched pulse can occur during ihe rarsition.PWMCLI寄存器是用來設(shè)置每個通道的參考時鐘源的，每個通道都有2個時鐘源，具體的為CLOCK A,CLOCK SA(0,1,4,5);CLOCK B,CLOCK SB( 2,3,6,7 ),例如：PWMCLK_PCLKO=00通道0選擇CLOCK A乍為時鐘源PWMCLK_PCLK6=1通道6選擇CLOCK SB乍為參考時鐘源5. PWM Prescale Clock Select Register(PWMPRC

10、LK)PWM 預(yù)分頻時鐘選擇寄存器Jozul; B3E0 *800匚 30PCK0?PCKSiPCKBO0PCKA2PCK41PC KAOijgot 00000000片 Lniimplerrwn!eri ar ResEr_ienFigure 13>6. PWM 卩r»Ml咅 Clock Select Rffgiater (PWMPRCLK)Read; AnytimeWriie: AnutmePWMPRCL的第3位和第7位沒有定義，低三位用來設(shè)置 CLOCKA的分頻，4-6位則設(shè)置CLOCKB 的分頻，以 CLOCK A 為例，具體值的計算如下表：Table 13-6. Gloc

11、k A Prescaler Sete匚苗PCKA2PCKA1PC KAOValue of Clock A&00Bus clock001Bus cloGk / 2D10Bus clock / 4011Bus cloak / 8100Bus clock J 16101Bus dock 1 32110Bus dock 164111Bus clock / 1286、PWM Center Align Enable Register(PWMCAE)The P'A'MCAE reyzsier cuniiin-eigLU centre I bits ibr th? selecticnu

12、utnuts M ki iligiieJoutputs tor each 1 channel. If the C Al-x bit 出 *7 In a iinrx I lie cciTspi-dir<? J1AP oiifpur xvihE center aligned. If the CAE.'s bil is cleared the cyrrespondingM uutput w ill he left dhgned- SeSection ' I.-.? "T eft Aligned Oiitpur>+ «nd ccrinn 13.4,26

13、"Ccnter Aligned Outputs* fbra more detailed description of the PWM output modes.Mod ile Bftw + DxOOO*7«543210CAF7CAFftCAE5CAFdCAF3CF2CAF1CAFO00000000Figur* 13*7. PWM Ctriter Align Enable(PWMCAE)Rend: Anyiinie"Tile; Any limePWMCA寄存器用來設(shè)置每個通道的對齊方式，CAEx為0時，設(shè)置相應(yīng)的通道為左對齊，CAEx為1時，設(shè)置相應(yīng)的通道為中心對齊

14、7、PWM Control Register (PWMCTL)1 he PWU' 11. reg:<t;r ptm-idcsfor various control nf the PWM module.Modi, o Bssq + OkQCDS6E43210RCON67CON45COK23CONDPPS WAIPFRZ0-O'W0000a000=Unimplemented or lRe%eriffldFigure 13點Control Register PWtVICTLPWMCT寄存器可以控制相應(yīng)通道之間的兩兩級聯(lián)情況，以便將PWM口設(shè)置成16位的輸出，這樣有利于提高精度，

15、比如你設(shè)置PWMCTL_CON01=1;么通道0和通道1就級聯(lián)成一個16位的PWM輸出通道，這個16位的PWMS道的輸出端為通道 1的輸出端口，其配置情況也由 通道1的相應(yīng)寄存器去設(shè)置。8 PWM Scale A Rerister(PWMSCLA)PWMSCL寄存器是用來將 CLOCK A寄存器繼續(xù)壓縮分頻，以產(chǎn)生CLOCK SA具體的計算公式如下：CLOCK SA=CLOCK/2*PWMSCLA注意：當(dāng)PWMSCL為0的時候?qū)嶋H上是滿標(biāo)度值，也就是將COLCK A 512分頻寄存器各位如下所示* DkOOOS7C5*3210RB-17W654321BHOResatOOQOOOODFigure

16、 13-1 仁 PWM Scab A Rvglwr (PWlMSCLAf9、PWM Scale B Register(PWMSCLB)f WM>( L B i* thr rirtJrTTLTTiahle scaleLsed in mtilin百Li to trneile cLuck SB. Cltick SIB i*peneraKd by taking clotk B. dividing ： by lhe value in the PWMSCLU register and dividing lhai by two.Clock SB = Clock B 丘PW'ISCLBlNOTE

17、Wlieii PWMSCLB SOO! PWMSCLB valu« is considered a full scale valueof256. Clock B is thus divided by J12.Any value written to this register will cause the seal亡 counter la Joed the new scak value MSCLLlj.k'odie Hast - .xccuustBitTe54a2iSrtOAo&ftt 0000&000Figure 13-12. PWIV Scale B Re

18、gister (PWMSCLB)該寄存器的使用情況和 PWMSCL一樣，這里不累述，具體可參考上面一段時鐘系統(tǒng)模塊1.CLKSEL 時鐘選擇寄存器(Clock Select Register )Figure 8-B. S12XECRG Clock Select Register (CLKSEL)CLKSEL=0;鎖存器時鐘關(guān)PLLSEL位，選定鎖相環(huán)(PLL Select)位，置為1選定鎖相環(huán)時鐘。0:系統(tǒng)時鐘來自晶振1:系統(tǒng)時鐘來自鎖相環(huán)2.PLLCTL：鎖相環(huán)控制寄存器(CRG IPLL Control Register )?&5432 1CMEPLLONFM1FM0FSTWKPP

19、REPCESCME11000001wReserFigure B-9. S12XECRG IPLL Control Register (PLLCTL)CME位，時鐘監(jiān)控允許位(Clock MonitorEnable) , CME=1時，時鐘監(jiān)控允許；CME=時禁止;PLLON位，鎖相環(huán)電路允許位，PLLON= 1時，鎖相環(huán)電路允許；=0時禁止。FM1, FM0: IPLL頻率調(diào)制使能位Table 8-7. FM Amplitude selectionFM1FMOFM Amplitude / fvco Variation0FM off01二 1 %10二 2%1134%這兩位是用來減少噪聲用的，任何時候都可以寫，除了PLLSEL=時SCME自時鐘模式使能位。正常模式可以寫一次，特殊模式anytime。當(dāng)工作在自 時鐘模式(SCME=)1時，不能被清除。SCMEl時，探測到外部晶振失效時產(chǎn)生復(fù)位信號；SCME= 0時，探測到外部晶振失效時進入自給時鐘方式。通常，單片機的片內(nèi)寄存器在 CPI復(fù)位時都是清0的。在此，注意到，這個鎖相環(huán)控制寄存器見PLLCTL在復(fù)位后有2位為1，在沒有全面掌握某個 CPU勺特性之前，盡可 能使用復(fù)位后的默認(rèn)參數(shù)是一條原則