哈工大計(jì)算機(jī)組成原理試卷及答案

1、哈工大 學(xué)年 秋 季學(xué)期 計(jì)算機(jī)組成原理 試 題 一、填空（12分）1. 某浮點(diǎn)數(shù)基值為2，階符1位，階碼3位，數(shù)符1位，尾數(shù)7位，階碼和尾數(shù)均用補(bǔ)碼表示，尾數(shù)采用規(guī)格化形式，用十進(jìn)制數(shù)寫出它所能表示的最大正數(shù) ，非0最小正數(shù) ，最大負(fù)數(shù) ，最小負(fù)數(shù) 。2. 變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供 ， 指令提供 ； 而在變址尋址中，變址寄存器提供 ，指令提供 。3. 影響流水線性能的因素主要反映在 和 兩個(gè)方面。4. 設(shè)機(jī)器數(shù)字長為16位（含1位符號位）。若1次移位需10ns，一次加法需10ns，則補(bǔ)碼除法需 時(shí)間，補(bǔ)碼BOOTH算法最多需要 時(shí)間。5. CPU從主存取出一條

2、指令并執(zhí)行該指令的時(shí)間叫 ，它通常包含若干個(gè) ，而后者又包含若干個(gè) 。 組成多級時(shí)序系統(tǒng)。二、名詞解釋(8分)1. 微程序控制2. 存儲器帶寬3. RISC4. 中斷隱指令及功能三、簡答（18分）1. 完整的總線傳輸周期包括哪幾個(gè)階段？簡要敘述每個(gè)階段的工作。2. 設(shè)主存容量為1MB，Cache容量為16KB，每字塊有16個(gè)字，每字32位。 (1)若Cache采用直接相聯(lián)映像，求出主存地址字段中各段的位數(shù)。(2)若Cache采用四路組相聯(lián)映像，求出主存地址字段中各段的位數(shù)。3. 某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L3,L2,L4,L

3、0,L1，寫出各中斷源的屏蔽字。中斷源屏蔽字0 1 2 3 4L0L1L2L3L44. 某機(jī)主存容量為4M×16位，且存儲字長等于指令字長，若該機(jī)的指令系統(tǒng)具備120種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對四種尋址方式。（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍；（3）一次間址的尋址范圍；（4）相對尋址的尋址范圍。四、（6分）設(shè)階碼取3位，尾數(shù)取6位（均不包括符號位），按浮點(diǎn)補(bǔ)碼運(yùn)算規(guī)則計(jì)算25 + 24五、畫出DMA方式接口電路的基本組成框圖，并說明其工作過程（以輸入設(shè)備為例）。（8分）六、（10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，

4、并用作訪存控制信號，用作讀寫控制信號，現(xiàn)有下列存儲芯片：RAM：1K×8位、2K×4位、4K×8位ROM：2K×8位、4K×8位以及74138譯碼器和各種門電路（自定），畫出CPU與存儲器連接圖。要求：（1）最大4K地址空間為系統(tǒng)程序區(qū)，與其相鄰2K地址空間為用戶程序區(qū)。（2）合理選用上述存儲芯片，說明各選幾片？寫出每片存儲芯片的地址范圍。（3）詳細(xì)畫出存儲芯片的片選邏輯。允許輸出允許寫74138七、假設(shè)CPU在中斷周期用堆棧保存程序斷點(diǎn)，且進(jìn)棧時(shí)棧指針減一，出棧時(shí)棧指針加一。試寫出中斷返回指令（中斷服務(wù)程序的最后一條指令），在取指階段和執(zhí)行階

5、段所需的全部微操作命令及節(jié)拍安排。若采用微程序控制，則還需要增加哪些微操作。（10分）八、除了采用高速芯片外，從計(jì)算機(jī)的各個(gè)子系統(tǒng)的角度分析，指出6種以上提高整機(jī)速度的措施。（8分）計(jì)算機(jī)組成原理 試 題 答 案一、填空（12分）1127；1/512；-1/512-1/32768；-128。2基地址；形式地址；基地址；形式地址。3訪存沖突；相關(guān)問題。4300ns；310ns。5指令周期；機(jī)器周期；節(jié)拍。二、名詞解釋(8分)1微程序控制答：采用與存儲程序類似的方法來解決微操作命令序列的形成，將一條機(jī)器指令編寫成一個(gè)微程序，每一個(gè)微程序包含若干條微指令，每一條指令包含一個(gè)或多個(gè)微操作命令。2存儲器

6、帶寬答：每秒從存儲器進(jìn)出信息的最大數(shù)量，單位可以用字/秒或字節(jié)/秒或位/秒來表示。3RISC答：RISC是精簡指令系統(tǒng)計(jì)算機(jī)，通過有限的指令條數(shù)簡化處理器設(shè)計(jì)，已達(dá)到提高系統(tǒng)執(zhí)行速度的目的。4中斷隱指令及功能答：中斷隱指令是在機(jī)器指令系統(tǒng)中沒有的指令，它是CPU在中斷周期內(nèi)由硬件自動(dòng)完成的一條指令，其功能包括保護(hù)程序斷點(diǎn)、尋找中斷服務(wù)程序的入口地址、關(guān)中斷等功能。三、簡答（18分）1答：總線在完成一次傳輸周期時(shí)，可分為四個(gè)階段：· 申請分配階段：由需要使用總線的主模塊（或主設(shè)備）提出申請，經(jīng)總線仲裁機(jī)構(gòu)決定下一傳輸周期的總線使用權(quán)授于某一申請者；· 尋址階段：取得了使用權(quán)的

7、主模塊，通過總線發(fā)出本次打算訪問的從模塊（或從設(shè)備）的存儲地址或設(shè)備地址及有關(guān)命令，啟動(dòng)參與本次傳輸?shù)膹哪K；· 傳數(shù)階段：主模塊和從模塊進(jìn)行數(shù)據(jù)交換，數(shù)據(jù)由源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的模塊；· 結(jié)束階段：主模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線使用權(quán)。2答：（1）若Cache采用直接相聯(lián)映像：字塊中含64個(gè)字節(jié)，字塊的位數(shù)為b=6。Cache中含有256個(gè)字塊，所以字塊地址位數(shù)c=8。主存容量為1M字節(jié)，總位數(shù)為20。主存字塊標(biāo)記位數(shù)t=6。（2）若Cache采用四路組相聯(lián)映像，字塊中含64個(gè)字節(jié)，字塊的位數(shù)為b=6。每組含有四個(gè)字塊，每組含256個(gè)字節(jié)。Cache中

8、含有64個(gè)字塊，所以組地址位數(shù)q=6。主存容量為1M字節(jié)，總位數(shù)為20。主存字塊標(biāo)記位數(shù)t=8。3答：設(shè)屏蔽位為“1”時(shí)表示對應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 1 1 1 0 0 04答：（1）指令字長16位，操作碼為7位，尋址特征位2位，地址碼7位；（2）-6463；（3）216；（4）216四、（6分）答：被加數(shù)為0,101;0.100100，x補(bǔ) = 00,101; 00.100100加數(shù)為0,100;1.010100，y補(bǔ) = 00,100; 11.01010

9、0（1）對階：j補(bǔ) = jx補(bǔ)- jy補(bǔ) = 00,101 + 11,100 = 00,001即j = 1，則y的尾數(shù)向右移一位，階碼相應(yīng)加1，即y補(bǔ)= 00,101; 11.101010 求和 += +Sy補(bǔ) = 00.100100 + 11.101010 = 00.001110即 x+y補(bǔ) = 00,101; 00.001110尾數(shù)出現(xiàn)“00.0”，需左規(guī)。 規(guī)格化 左規(guī)后得 x+y補(bǔ) = 00,011; 00.111000x+y補(bǔ) = 00,111; 00.111000五、（8分）答：DMA方式接口電路的基本組成框圖如下：以數(shù)據(jù)輸入為例，具體操作如下： 從設(shè)備讀入一個(gè)字到 DMA 的數(shù)據(jù)

10、緩沖寄存器 BR 中，表示數(shù)據(jù)緩沖寄存器“滿”（如果I/O 設(shè)備是面向字符的，則一次讀入一個(gè)字節(jié)，組裝成一個(gè)字）； 設(shè)備向DMA接口發(fā)請求（DREQ）； DMA接口向CPU申請總線控制權(quán)（HRQ）； CPU發(fā)回HLDA信號，表示允許將總線控制權(quán)交給DMA接口； 將DMA主存地址寄存器中的主存地址送地址總線； 通知設(shè)備已被授予一個(gè) DMA 周期（DACK），并為交換下一個(gè)字做準(zhǔn)備； 將DMA數(shù)據(jù)緩沖寄存器的內(nèi)容送數(shù)據(jù)總線； 命令存儲器作寫操作； 修改主存地址和字計(jì)數(shù)值； 判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若己結(jié)束，（字計(jì)數(shù)器溢出），則向CPU申請程序中斷，標(biāo)志數(shù)據(jù)塊傳送結(jié)束。六、（1

11、0分）方法一：答：地址空間描述如下：ROM對應(yīng)的空間：11111111111111111111000000000000RAM對應(yīng)的空間：11101111111111111110100000000000選擇ROM芯片為2K×8位的兩片，RAM芯片為2K×4位的兩片ROM芯片1：11111111111111111111100000000000ROM芯片2：11110111111111111111000000000000RAM芯片1、2：（位擴(kuò)展）11101111111111111110100000000000CPU與存儲器連接圖見下頁：方法二：答：地址空間描述如下：ROM對應(yīng)的

12、空間：11111111111111111111000000000000RAM對應(yīng)的空間：11101111111111111110100000000000選擇ROM芯片為4K×8位的一片，RAM芯片為2K×4位的兩片七、（10分）答：組合邏輯設(shè)計(jì)的微操作命令：取指：T0：PC MART1：MMAR MDR, PC+1 PCT2：MDR IR, OPIR 微操作形成部件執(zhí)行：T0：SP MART1：MMAR MDRT2：MDR PC, SP+1 SP微程序設(shè)計(jì)的微操作命令：取指微程序：T0：PC MART1：AdCMIR CMART2：MMAR MDR, PC+1 PCT3：AdCMIR CMART4：MDR IR, OPIR 微操作形成部件T5：OPIR CMAR中斷返回微程序：T0：SP MART1：AdCMIR CMART2：MMAR MDRT3：AdCMIR CMART4：MDR PC, SP+1 SPT5：AdCM