數(shù)字電子技術(shù)基礎(chǔ)習(xí)題及答案(2)

1、.數(shù)字電子技術(shù)試卷 (1)一填空（ 16）1十進(jìn)制數(shù) 123 的二進(jìn)制數(shù)是1111011；十六進(jìn)制數(shù)是7B。2 100001100001 是 8421BCD 碼，其十進(jìn)制為861。3邏輯代數(shù)的三種基本運(yùn)算是與，或和非。4三態(tài)門的工作狀態(tài)是0，1，高阻。5描述 觸發(fā)器邏輯功能 的方法有真值表，邏輯圖，邏輯表達(dá)式，卡諾圖，波形圖。6施密特觸發(fā)器的主要應(yīng)用是波形的整形。7設(shè) 4 位 D/A 轉(zhuǎn)換器的滿度輸出電壓位30 伏，則輸入數(shù)字量為1010 時(shí)的輸出模擬電壓為。8實(shí)現(xiàn) A/D 轉(zhuǎn)換的主要方法有，。三化簡(jiǎn)邏輯函數(shù)（ 14）1用公式法化簡(jiǎn)YA BBDDCED A ，化為最簡(jiǎn)與或表達(dá)式。解；YABD2

2、用 卡諾圖 化簡(jiǎn) Y( A,B, C,D)（3，5，6，7，10）（0，1，2，4，8），化為最簡(jiǎn)與或表達(dá)式。md四電路如圖 1 所示，要求寫(xiě)出輸出函數(shù)表達(dá)式，并說(shuō)出其邏輯功能。（15 ）解； YABC ， C1AB( AB)C ，全加器， Y 為和， C1為進(jìn)位。五觸發(fā)器電路如圖2 （a） ,（ b）所示，寫(xiě)出觸發(fā)器的次態(tài)方程；對(duì)應(yīng)給定波形畫(huà)出 Q 端波形（設(shè)初態(tài)Q 0） (15)解；（ 1） Q n 1QAQ ，（ 2）、 Q n 1A六試用觸發(fā)器和門電路設(shè)計(jì)一個(gè)同步的五進(jìn)制計(jì)數(shù)器。（ 15）七用集成電路定時(shí)器555 所構(gòu)成的自激多諧振蕩器電路如圖3 所示，試畫(huà)出VO，VC 的工作波形，并

3、求出振蕩頻率。（15）.數(shù)字電子技術(shù)試卷 (2)二填空（ 16）1十進(jìn)制數(shù)35.85 的二進(jìn)制數(shù)是；十六進(jìn)制數(shù)是。2邏輯代數(shù)中邏輯變量得取值為0、 1。3組合邏輯電路的輸出狀態(tài)只與當(dāng)前輸入有關(guān)而與電路原狀態(tài)無(wú)關(guān)。4三態(tài)門的輸出有0、 1、高阻，三種狀態(tài)， 當(dāng)多個(gè)三態(tài)門的輸出端連在一根總線上使用時(shí)，應(yīng)注意只能有 1 個(gè)三態(tài)門被選通。5觸發(fā)器的基本性質(zhì)有有兩個(gè)穩(wěn)態(tài)，在觸發(fā)信號(hào)作用下?tīng)顟B(tài)可相互轉(zhuǎn)變，有記憶功能6單穩(wěn)態(tài)觸發(fā)器的主要應(yīng)用是延時(shí)。7設(shè) 6 位 D/A 轉(zhuǎn)換器的滿度輸出電壓位6.3 伏，則輸入數(shù)字量為110111 ，輸出模擬電壓為。8一個(gè) 8K 字節(jié)的 EPROM 芯片，它的地址輸入端的個(gè)數(shù)

4、是13。三化簡(jiǎn)邏輯函數(shù)（14）1用公式法化簡(jiǎn)YABC DABDBC DABCBDB C ，化為最簡(jiǎn)與或表達(dá)式。2用卡諾圖化簡(jiǎn)Y( A, B,C, D)（2,3,7,8,11,14）（0,5,10,15），化為最簡(jiǎn)與或表md達(dá)式。.四設(shè)計(jì)一個(gè)8421 碼的檢碼電路。要求當(dāng)輸入大于等于3、小于等于7 時(shí)電路輸出為1，否則電路輸出為0。要求列出真值表，寫(xiě)出邏輯函數(shù)式，畫(huà)出邏輯圖。（15）五觸發(fā)器電路如圖1 （a） ,（ b）所示，寫(xiě)出觸發(fā)器的次態(tài)方程；對(duì)應(yīng)給定波形畫(huà)出 Q 端波形（設(shè)初態(tài)Q 0）。 (15)六分析圖2 電路實(shí)現(xiàn)何種邏輯功能，其中X 是控制端，對(duì)X 0 和 X 1 分別分析，設(shè)初態(tài)為

5、Q 21, Q11 。（要求寫(xiě)出電路方程，列出狀態(tài)轉(zhuǎn)換表或圖，說(shuō)明其邏輯功能，并說(shuō)明電路能否自啟動(dòng)） （ 15）七試用 8 選 1 數(shù)據(jù)選擇器和74LS161 芯片設(shè)計(jì)序列信號(hào)發(fā)生器。芯片引腳圖如圖3 所示，序列信號(hào)為11001101 （左位為先） 。（ 15）.數(shù)字電子技術(shù)試卷 (3)三填空（ 16）1十進(jìn)制數(shù)86 的二進(jìn)制數(shù)是； 8421BCD 碼是。2在 Y=AB+CD 的真值表中，Y 1 的狀態(tài)有個(gè)。3 4 位二進(jìn)制數(shù)碼可以編成個(gè)代碼，用這些代碼表示0 9 十進(jìn)制輸?shù)氖畟€(gè)數(shù)碼，必須去掉代碼。4描述觸發(fā)器邏輯功能的方法有。5若 Q 1， J=0， K=1 ，則 Q n 1。.6設(shè) ROM

6、 地址為 A0 A7 ，輸出為 Y0 Y3 ，則 ROM 的容量為。7一個(gè) 8 位二進(jìn)制D/A 轉(zhuǎn)換器的分辨率為0.025 ，則輸入數(shù)字量為11010011 時(shí)，輸出模擬電壓為。8和是衡量 A/D、D/A 轉(zhuǎn)換器性能優(yōu)劣的主要指標(biāo)。三化簡(jiǎn)邏輯函數(shù)（14）_1用公式法化簡(jiǎn)YAA BCDA BCBCB C ，化為最簡(jiǎn)與或表達(dá)式。2用卡諾圖化簡(jiǎn)Y ( A, B, C, D)（0,4,6,8,13）（1,2,3,9,10,11），化為最簡(jiǎn)與或表md達(dá)式。四由雙 4 選 1 數(shù)據(jù)選擇器組成的電路如圖1 所示， 寫(xiě)出 Y1 ,Y2 的表達(dá)式。 列出 Y1 ,Y2 的真值表。（ 15）五某室由3 臺(tái)計(jì)算機(jī)工

7、作站，請(qǐng)用紅、黃、綠3 種指示燈設(shè)計(jì)一個(gè)監(jiān)視電路，要求：3 臺(tái)計(jì)算機(jī)正常工作時(shí)，綠燈亮；只一臺(tái)出故障時(shí)黃燈亮；有兩臺(tái)出故障時(shí)，紅燈亮；若3 臺(tái)計(jì)算機(jī)同時(shí)出故障時(shí)，則黃燈和紅燈都亮。試用門電路設(shè)計(jì)。要求：列出真值表，寫(xiě)出邏輯函數(shù)式，畫(huà)出邏輯電路圖。 （ 15）六觸發(fā)器電路及輸入波形如圖2 所示，要求：寫(xiě)出電路方程，畫(huà)出Q1 , Q2 與 Y 的對(duì)應(yīng)波形。 (設(shè) Q1 ,Q2 的初態(tài)為11)（ 15）七試用中規(guī)模集成十六進(jìn)制計(jì)數(shù)器74LS161 芯片設(shè)計(jì)一個(gè)十三進(jìn)制計(jì)數(shù)器，要求必須包括 0000 和 1111 狀態(tài)，利用C 端左進(jìn)位輸出。芯片引腳圖如圖3 所示。（ 15）.數(shù)字電子技術(shù)試卷 (4)

8、四填空（ 16）1十進(jìn)制數(shù)3.5 的二進(jìn)制數(shù)是； 8421BCD 碼是。2在YA AB 的結(jié)果是。3 D 觸發(fā)器的狀態(tài)方程為，如果用 D 觸發(fā)器來(lái)實(shí)現(xiàn)T 觸發(fā)器的功能， 則 T、D 間的關(guān)系為。4一個(gè) 64 選 1 的數(shù)據(jù)選擇器，它的選擇控制端有個(gè)。5 6 位 D/A 轉(zhuǎn)換器滿度輸出電壓為10 伏，輸入數(shù)字為001010 時(shí)對(duì)應(yīng)的輸出模擬電壓為伏。6一片 64K8 存儲(chǔ)容量的只讀存儲(chǔ)器ROM ，有條地址線，有條數(shù)據(jù)線。7 由 555 定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，輸出脈寬TW。8和是衡量 A/D、D/A 轉(zhuǎn)換器性能優(yōu)劣的主要指標(biāo)。五回答問(wèn)題（10）.1已知 XY=XZ，則 Y=Z ，正確嗎？為什么

9、？2已知 X+Y=XY ，則 X=Y，正確嗎？為什么？三化簡(jiǎn)邏輯函數(shù)（14）1用公式法化簡(jiǎn)YA B CACBC ，化為最簡(jiǎn)與或表達(dá)式。2用卡諾圖化簡(jiǎn)Y( A, B, C, D )（0,1,8,10）（2,3,4,5,11）m，化為最簡(jiǎn)與或表達(dá)式。d四分析圖1 所示電路，要求列出Y1 ,Y2 的邏輯表達(dá)式和真值表，并說(shuō)出電路的邏輯功能指出輸入變量和輸出函數(shù)的含義。（ 15）五觸發(fā)器電路如圖2 （a） ,（ b）所示，寫(xiě)出觸發(fā)器的次態(tài)方程；對(duì)應(yīng)給定波形畫(huà)出 Q 端波形（設(shè)初態(tài)Q 0） (15)六試用D 觸發(fā)器及少量門器件設(shè)計(jì)，狀態(tài)轉(zhuǎn)換圖為模為3 的同步計(jì)數(shù)器。要求有設(shè)計(jì)過(guò)程。 （ 15）七用集成電

10、路定時(shí)器555 所構(gòu)成的自激多諧振蕩器電路如圖3 所示，試畫(huà)出VO，VC 的工作波形，并求出振蕩頻率。（15）.數(shù)字電子技術(shù)試卷5一選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題 2 分，共 20 分）1 將十進(jìn)制數(shù)（ 3.5） 10 轉(zhuǎn)換成二進(jìn)制數(shù)是（） 11.11 10.11 10.01 11.102. 三變量函數(shù)F A, B, CABC 的最小項(xiàng)表示中不含下列哪項(xiàng)() m2 m5 m3 m73.一片 64k8 存儲(chǔ)容量的只讀存儲(chǔ)器（ROM），有() 64 條地址線和8 條數(shù)據(jù)線 64 條地址線和16 條數(shù)據(jù)線 16 條地址線和8 條數(shù)據(jù)線 16 條地址線

11、和16 條數(shù)據(jù)線4. 在 ADC 工作過(guò)程中，包括保持 a，采樣 b ，編碼 c，量化 d 四個(gè)過(guò)程，他們先后順序應(yīng)該是abcdbcdacbadbadc5.以下各種ADC 中，轉(zhuǎn)換速度最慢的是()并聯(lián)比較型逐次逼進(jìn)型.雙積分型以上各型速度相同6.一個(gè)時(shí)鐘占空比為 1 ：4，則一個(gè)周期內(nèi)高低電平持續(xù)時(shí)間之比為() 1：3 1：41 ：5 1：67.當(dāng)三態(tài)門輸出高阻狀態(tài)時(shí)， 輸出電阻為()無(wú)窮大 約100歐姆無(wú)窮小 約 10歐姆8.通常 DAC 中的輸出端運(yùn)算放大器作用是()倒相 放大積分 求和9.16 個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器， 該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是() 16 3221616 210.一個(gè) 6

12、4 選 1 的數(shù)據(jù)選擇器有（）個(gè)選擇控制信號(hào)輸入端。()6 1632 64二判斷題（ 20 分）1 兩個(gè)二進(jìn)制數(shù)相加，并加上來(lái)自高位的進(jìn)位，稱為全加，所用的電路為全加器（）2三態(tài)門輸出為高阻時(shí)，其輸出線上電壓為高電平（）3 前進(jìn)位加法器比串行進(jìn)位加法器速度慢（）4譯碼器哪個(gè)輸出信號(hào)有效取決于譯碼器的地址輸入信號(hào)（）5五進(jìn)制計(jì)數(shù)器的有效狀態(tài)為五個(gè)（）6施密特觸發(fā)器的特點(diǎn)是電路具有兩個(gè)穩(wěn)態(tài)且每個(gè)穩(wěn)態(tài)需要相應(yīng)的輸入條件維持。（）7當(dāng)時(shí)序邏輯電路存在無(wú)效循環(huán)時(shí)該電路不能自啟動(dòng)（）8 RS 觸發(fā)器、 JK 觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能（）9 D/A 的含義是模數(shù)轉(zhuǎn)換（）10構(gòu)成一個(gè)7 進(jìn)制計(jì)數(shù)器需要3 個(gè)觸

13、發(fā)器（）.三、簡(jiǎn)答題（每小題5 分，共 10 分）1用基本公式和定理證明下列等式：ABC BABCABCABC 。2 請(qǐng)寫(xiě)出 RS、 JK 觸發(fā)器的狀態(tài)轉(zhuǎn)移方程，并解釋為什么有的觸發(fā)器有約束方程。四用卡諾圖化簡(jiǎn)以下邏輯函數(shù)（每小題5 分，共 10 分）1 YABCABDACDC DABCAC D2 YC D ABABCA CD ，給定約束條件為AB CD0五一個(gè)組合電路具有 3 個(gè)輸入端 A,B,C，一個(gè)輸出端 Y，其輸入和輸出波形如圖 1 所示，使用或非門設(shè)計(jì)電路。 （ 15 分）六 8 選 1 數(shù)據(jù)選擇器CC4512 的邏輯功能如表4.1 所示。試寫(xiě)出圖2 所示電路輸出端Y 的最簡(jiǎn)與或形式

14、的表達(dá)式。（ 10 分）七如圖3 所示電路的計(jì)數(shù)長(zhǎng)度N 是多少？能自啟動(dòng)嗎？畫(huà)出狀態(tài)轉(zhuǎn)換圖。（15 分）.數(shù)字電子技術(shù)試卷(06)一、數(shù)制轉(zhuǎn)換（）、（）（）（）、（）（）（）、（127）（）（）、（）（）、（） 原碼 （）反碼=()補(bǔ)碼二、選擇填空題（）、以下的說(shuō)法中，是正確的。a) 一個(gè)邏輯函數(shù)全部最小項(xiàng)之和恒等于b）一個(gè)邏輯函數(shù)全部最大項(xiàng)之和恒等于c）一個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于.d）一個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于）、若將一個(gè)異或門（輸入端為、）當(dāng)作反相器使用，則、端應(yīng)連接。a ）或有一個(gè)接b ）或有一個(gè)接c）和并聯(lián)使用d ）不能實(shí)現(xiàn)）、已知、是或非門構(gòu)成的基本觸發(fā)器的輸入端，則約束

15、條件為。a ）b ）c）d ）、用級(jí)觸發(fā)器可以記憶種不同的狀態(tài)。a ）b ）c）d ）、由 3 級(jí)觸發(fā)器構(gòu)成的環(huán)形和扭環(huán)形計(jì)數(shù)器的計(jì)數(shù)模值依次為。a ）和b ）和c）和d ）和三、用卡諾圖化簡(jiǎn)法將下列邏輯函數(shù)化為最簡(jiǎn)與或形式（）（ 1）、 YABCABDC DABCAC DACD（）、YACDABCDABCD，給定約束條件為：ABC DABCDABC DABCDABC DABCD0四、證明下列邏輯恒等式（方法不限）（）（）、 (ABC)CD(BC)(ABDBC)1（） A(CD)BCDACDABCDACD五、設(shè)計(jì)一位二進(jìn)制全減器邏輯電路。（，：被減數(shù)，：減數(shù)，：借位輸入，：差，另有：借位輸出）

16、（）六、分析如下時(shí)序電路的邏輯功能。、和是三個(gè)主從結(jié)構(gòu)的觸發(fā)器，下降沿動(dòng)作，輸入端懸空時(shí)和邏輯狀態(tài)等效。（）.七、如圖所示，用 555 定時(shí)器接成的施密特觸發(fā)器電路中，試求：（）（）當(dāng)，而且沒(méi)有外接控制電壓時(shí)，、及 值。（）當(dāng)，外接控制電壓時(shí)，、及 各為多少。數(shù)字電子技術(shù)試卷(07)二、數(shù)制轉(zhuǎn)換（ 12）1、（）（）（）2、（）（）（）3、（）（）（）4、（）（）.5、（）原碼（）反碼 =()補(bǔ)碼二、選擇填空題（12）1）、以下的說(shuō)法中，是正確的。a) 一個(gè)邏輯函數(shù)全部最小項(xiàng)之和恒等于b）一個(gè)邏輯函數(shù)全部最大項(xiàng)之和恒等于c）一個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于d）一個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于2

17、）、已知、是與非門構(gòu)成的基本觸發(fā)器的輸入端，則約束條件為。a ）b ）c）d ）3）、若觸發(fā)器的原狀態(tài)為， 欲在作用后仍保持為狀態(tài)， 則激勵(lì)函數(shù)的值應(yīng)是。a ） =1 ，b ），c），d），4）、同步計(jì)數(shù)器是指的計(jì)數(shù)器。a ）由同類型的觸發(fā)器構(gòu)成。b ）各觸發(fā)器時(shí)鐘端連在一起，統(tǒng)一由系統(tǒng)時(shí)鐘控制。c）可用前級(jí)的輸出做后級(jí)觸發(fā)器的時(shí)鐘。d ）可用后級(jí)的輸出做前級(jí)觸發(fā)器的時(shí)鐘。）、同步四位二進(jìn)制計(jì)數(shù)器的借位方程是Q4 Q3 Q2 Q1 ，則可知的周期和正脈沖寬度為。a ）個(gè)周期和個(gè)周期。b ）個(gè)周期和個(gè)周期。c）個(gè)周期和個(gè)周期。d ）個(gè)周期和個(gè)周期。三、用卡諾圖化簡(jiǎn)法將下列邏輯函數(shù)化為最簡(jiǎn)與或形式

18、（12）（1）、YABACBCCD（ 2）、 Y（，） = （m ，m ，m ，m ，m ），給定約束條件為： m m m m m 六、證明下列邏輯恒等式（方法不限）（ 12）（1）、 (AC)(BD)(BD)ABBC（ 2）、 ABC DABCDABCDABC DACACBDBD五、分析下圖所示電路中當(dāng)A、單獨(dú)一個(gè)改變狀態(tài)時(shí)是否存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象？如果存在，那么都發(fā)生在其它變量為何種取值的情況下？（16）.ABCD.&Y&六、分析如下時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖（20 ）。七、如圖所示，用反相器組成的施密特觸發(fā)器電路中，若， ， ， ，試求電

19、路的輸入轉(zhuǎn)換電平、 以及回差電壓。（ 16）數(shù)字電子技術(shù)試卷(08)三、數(shù)制轉(zhuǎn)換（） ：1、（）（） （）2、（）（）（）3、（ ）（）（）4、（）原碼（）反碼=()補(bǔ)碼.5、（）原碼（）反碼 =()補(bǔ)碼二、選擇填空題（）、主從觸發(fā)器是。a ）在上升沿觸發(fā)b ）在下降沿觸發(fā)c）在穩(wěn)態(tài)觸發(fā)d ）與無(wú)關(guān))、觸發(fā)器的特性方程是。a ） Q n 1TQ nT Q nb ） Qn 1T Q nc） Q n 1T Q nTQ nd) Q n 1TQ n）、用級(jí)觸發(fā)器可以記憶種不同的狀態(tài)。a ）b ）c）d ）、存在約束條件的觸發(fā)器是。a ）基本觸發(fā)器b ）D 鎖存器c）觸發(fā)器d ）觸發(fā)器）、構(gòu)成模值為的二

20、進(jìn)制計(jì)數(shù)器，需要級(jí)觸發(fā)器。a ）b ）c）d ）三、判斷題：判斷下列說(shuō)法是否正確，正確的打“”，錯(cuò)誤的打“”。 （）、個(gè)“”連續(xù)異或的結(jié)果是。（）、已知邏輯，則。（）、已知邏輯，則。（）、函數(shù)連續(xù)取次對(duì)偶，不變。（）、正“與非”門也就是負(fù)“或非”門。（）四、用卡諾圖化簡(jiǎn)法將下列邏輯函數(shù)化為最簡(jiǎn)與或形式（）（）、 YABACBC（）、 YC D ( AB)ABCACD ，給定約束條件為：五、證明下列邏輯恒等式（方法不限）（）（1）、ABBABAB（）、 (ABC)CD(BC)(ABDBC)1（）、 ABC DABCDABCDABC DACACB DBD六、試畫(huà)出用線線譯碼器和門電路產(chǎn)生如下多輸出

21、邏輯函數(shù)的邏輯電路圖。（：輸入、；輸出 Y7 Y0 ）（）.Y1ACY2ABCABCBCY3BCABC七、分析如下時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖。 （）八、試敘述施密特觸發(fā)器的工作特點(diǎn)及主要用途。（）數(shù)字電子技術(shù)試卷(09)四、數(shù)制轉(zhuǎn)換 (10)：、（）（）（）、（）（）（）、（ 0）（）（）、（）原碼（） 反碼=()補(bǔ)碼、（）原碼（）反碼=()補(bǔ)碼.二、選擇填空題（）、同步計(jì)數(shù)器是指的計(jì)數(shù)器。a ）由同類型的觸發(fā)器構(gòu)成。b ）各觸發(fā)器時(shí)鐘端連在一起，統(tǒng)一由系統(tǒng)時(shí)鐘控制。c）可用前級(jí)的輸出做后級(jí)觸發(fā)器的時(shí)鐘。d ）可用后級(jí)的輸出做前級(jí)觸發(fā)器的時(shí)

22、鐘。）、已知 是同步十進(jìn)制計(jì)數(shù)器的觸發(fā)器輸出，若以做進(jìn)位，則其周期和正脈沖寬度是。a ）個(gè)周期和個(gè)周期。b ）個(gè)周期和個(gè)周期。c）個(gè)周期和個(gè)周期。d ）個(gè)周期和個(gè)周期。）、若四位同步二進(jìn)制計(jì)數(shù)器當(dāng)前的狀態(tài)是，下一個(gè)輸入時(shí)鐘脈沖后，其內(nèi)容變?yōu)?。a ）b）c）d ）、若四位二進(jìn)制加法計(jì)數(shù)器正常工作時(shí)，由狀態(tài)開(kāi)始計(jì)數(shù)，則經(jīng)過(guò)個(gè)輸入計(jì)數(shù)脈沖后，計(jì)數(shù)器的狀態(tài)應(yīng)是。a ）b）c）d ）、在下列功能表示方法中，不適合用于時(shí)序邏輯電路功能表示方法的是。a ）狀態(tài)轉(zhuǎn)換圖b ）特性方程c）卡諾圖d ）數(shù)理方程三、用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡(jiǎn)與或形式（10）（ 1）、（ 2）、四、用卡諾圖化

23、簡(jiǎn)法將下列邏輯函數(shù)化為最簡(jiǎn)與或形式（10）（1）、YABCABADCBD（ 2）、 Y（，）= （m ，m ，m ，m ），給定約束條件為：m mm m 五、證明下列邏輯恒等式（方法不限）（ 10）（1）、ABBABAB（2）、 (AC)(BD)(BD)ABBC六、試用四位并行加法器74LS283 設(shè)計(jì)一個(gè)加 / 減運(yùn)算電路。當(dāng)控制信號(hào)時(shí)它將兩個(gè)輸入的四位二進(jìn)制數(shù)相加，而時(shí)它將兩個(gè)輸入的四位二進(jìn)制數(shù)相減。允許附加必要的.門電路。（ 74LS283：輸入變量 (A3A2A1A0)、 (B3B2B1B0)及， 輸出變量 (S3 S2S1S0)及）(15)七、對(duì)某同步時(shí)序電路，已知狀態(tài)表如下表所示，

24、若電路的初始狀態(tài) ， 輸入信號(hào)波形如圖所示，試畫(huà)出、 的波形（設(shè)觸發(fā)器響應(yīng)于負(fù)跳變）(15)。XQ n 1Q n 1/ Z10Q1n Q0n0 11100 011011八、在圖所示的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，若取 ，試求當(dāng)輸入數(shù)字量為d 3d 2d 1d 0=0101 時(shí)輸出電壓的大小(15)。數(shù)字電子技術(shù)試卷(10)五、數(shù)制轉(zhuǎn)換（） ：、（） （）（）、（17 ）（）（）、（）（）.、（）原碼（）反碼=()補(bǔ)碼、（）原碼（）反碼=()補(bǔ)碼二、選擇填空題（）1）、若將一個(gè)異或門（輸入端為、）當(dāng)做反相器使用，則、端應(yīng)連接。a ）或有一個(gè)接b ）或有一個(gè)接c）和并聯(lián)使用d ）不能實(shí)現(xiàn)2）、由級(jí)觸發(fā)

25、器構(gòu)成的二進(jìn)制計(jì)數(shù)器，其模值。a ）b ）c）d ）3）、已知是同步十進(jìn)制計(jì)數(shù)器的觸發(fā)器輸出，若以做進(jìn)位，則其周期和正脈沖寬度是。a ）個(gè)周期和個(gè)周期。b ）個(gè)周期和個(gè)周期。c）個(gè)周期和個(gè)周期。d ）個(gè)周期和個(gè)周期。4）、在下列功能表示方法中，不適合用于時(shí)序邏輯電路功能表示方法的是。a ）狀態(tài)轉(zhuǎn)換圖b ）特性方程c）卡諾圖d ）數(shù)理方程5）、用反饋復(fù)位法來(lái)改變位二進(jìn)制加法計(jì)數(shù)器的模值，可以實(shí)現(xiàn)模值范圍的計(jì)數(shù)器。a ）b ）c）d ）三、用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡(jiǎn)與或形式（）（）、（）、四、用卡諾圖化簡(jiǎn)法將下列邏輯函數(shù)化為最簡(jiǎn)與或形式（）（）、 YABBCABABC（）

26、、 Y（，）= （m ，m ，m ，m ，m ，m ），給定約束條件為： m m m m 五、證明下列邏輯恒等式（方法不限）（）（1）、ABBABAB（） A(CD)BCDACDABCDACD六、分析下圖所示電路中當(dāng)A、單獨(dú)一個(gè)改變狀態(tài)時(shí)是否存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象？.如果存在，那么都發(fā)生在其它變量為何種取值的情況下？（）A&B&Y&C&D&七、試分析下圖所示時(shí)序電路，畫(huà)出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài)為，畫(huà)出在圖示波形圖作用下，和的波形圖（） 。KCPJQZX=1CPX八、比較并聯(lián)比較型 A/D 轉(zhuǎn)換器、逐次漸近型 A/D 轉(zhuǎn)換器和雙積分型 A/D 轉(zhuǎn)換器的優(yōu)缺點(diǎn)，指出它們各適于哪些情況下采用（

27、） 。數(shù)字電子技術(shù)試卷(11)一、選擇（ 20 分）1、一個(gè)四輸入端與非門，使其輸出為0的輸入變量取值組合有種 。A.15B.7C.3D.1.2、對(duì)于 JK觸發(fā)器，若J=K，則可完成觸發(fā)器的邏輯功能。A. RSB. DC. TD. T3、為實(shí)現(xiàn)將 JK觸發(fā)器轉(zhuǎn)換為D 觸發(fā)器，應(yīng)使。A. J=D,K= DB. K=D,J= DC.J=K=DD.J=K=D4、多諧振蕩器可產(chǎn)生。A.正弦波B.矩形脈沖C.三角波D.鋸齒波5、石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是。A.速度高B.電路簡(jiǎn)單C.振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭6、把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到進(jìn)制計(jì)數(shù)器。A. 4B. 5C. 9D

28、.207、 N 個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為C. N2的計(jì)數(shù)器。A. NB.2ND. 2N8、同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者。A.沒(méi)有觸發(fā)器B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)9、五個(gè) D 觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為。A. 5B.10C. 25D.3210、一位 8421BCD 碼計(jì)數(shù)器至少需要個(gè)觸發(fā)器。A. 3B. 4C. 5D.10二、填空題（ 20 分）1、邏輯函數(shù)F= A +B+ C D 的反函數(shù) F =。2、邏輯函數(shù)F=A （ B+C ）1的對(duì)偶函數(shù)是。3、已知函數(shù)的對(duì)偶式為AB + CDBC ，則它的原函數(shù)為。4、時(shí)

29、序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為時(shí)序電路和時(shí)序電路。5、如下圖題2-5a 和圖題 2-5b 所示的電路，寫(xiě)出對(duì)應(yīng)的邏輯關(guān)系表達(dá)式.圖題 2-5a圖題 2-5bY1=，Y2=6、完成數(shù)制轉(zhuǎn)換（ 11011.110 ）2= （）10= （） 16（29）10=（）2= （）16三、（ 12 分）用卡諾圖法化簡(jiǎn)下列函數(shù)為最簡(jiǎn)與或式，并用與非門實(shí)現(xiàn)電路（ 1） F1（ A，B， C， D） = m（ 2， 3， 6， 7， 8 ，10， 12， 14）（ 2）F2（ A，B， C， D） = ABACBCABCABCD四、（ 15 分）試畫(huà)出用 3 線 -8 線譯碼器 74LS138 和

30、必要的門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯圖Y1ACY2ABCABCBC 74LS138Y3BCABC功能表如表題4， 74LS138 邏輯電路圖如圖題4表題 4SS 2S3A2A1A0Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 710111111111111111111000001111111.1000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110圖題 4五、（ 13 分）施密特觸發(fā)器CT1014 組成圖題5a 所示電路， 圖題 5b 為 CT1014 的電壓傳輸特性曲線，試定性畫(huà)出Va 和 Vo 處的波形。圖題 5a圖題 5b六、 20 分）分析圖題6 所示電路的功能，畫(huà)出電路的轉(zhuǎn)換圖和時(shí)序圖。說(shuō)明電路能否自啟動(dòng)。.圖題 6.數(shù)字電子技術(shù)試卷(12)一、選擇題（ 20 分）1.一個(gè)四輸入端與非門，使其輸出為 0的輸入變量取值組合有種A. 15， B.7C. 3D. 12.