MOS集成電路的基本制造工藝ppt課件

1、1.2 MOS集成電路的基本制造工藝集成電路的基本制造工藝 CMOS工藝技術(shù)工藝技術(shù)是當(dāng)代VLSI工藝的主流工主流工藝技術(shù)藝技術(shù)，它是在PMOS與NMOS工藝基礎(chǔ)上發(fā)展起來的。其特點特點是將NMOS器件與PMOS器件同時制作在同一硅襯底上。 CMOS工藝技術(shù)工藝技術(shù)一般可分為三類三類，即 P阱CMOS工藝 N阱CMOS工藝 雙阱CMOS工藝P阱阱CMOS工藝工藝 P阱雜質(zhì)濃度阱雜質(zhì)濃度的典型值要比N型襯底中的高510倍才能保證器件性能。然而P阱的過度摻雜過度摻雜會對N溝道晶體管產(chǎn)生有害的影響，如提高了背柵偏置的靈敏度，增加了源極和漏極對P阱的電容等。P阱阱CMOS工藝工藝 電連接時，P阱接最負

2、電位，N襯底接最正電位，通過反向偏置的PN結(jié)實現(xiàn)PMOS器件和NMOS器件之間的相互隔離相互隔離。P阱阱CMOS芯片剖面示意圖芯片剖面示意圖見下圖。 N阱阱CMOS工藝工藝 N阱阱CMOS正好和正好和P阱阱CMOS工工藝相反藝相反，它是在P型襯底上形成N阱。因為N溝道器件是在P型襯底上制成的，這種方法與標準的這種方法與標準的N溝道溝道MOS(NMOS)的工藝是兼容的。的工藝是兼容的。在這種情況下，N阱中和了阱中和了P型襯底型襯底， P溝道晶體管會受到過渡摻雜的影響。N阱阱CMOS工藝工藝 早期的CMOS工藝的N阱工藝和P阱工藝兩者并存發(fā)展。但由于N阱阱CMOS中中NMOS管直接在管直接在P型硅

3、襯底上制作型硅襯底上制作，有利于發(fā)揮NMOS器件高速的特點，因此成為常用工藝常用工藝 。N阱CMOS芯片剖面示意圖 N阱阱CMOS芯片剖面示意圖見下圖。雙阱雙阱CMOS工藝工藝 隨著工藝的不斷進步，集成電路的線條尺寸線條尺寸不斷縮小，傳統(tǒng)的單阱工藝有時已不滿足要求，雙阱工藝應(yīng)運而生。雙阱雙阱CMOS工藝工藝 通常雙阱通常雙阱CMOS工藝采用的原始材料是工藝采用的原始材料是在在N+或或P+襯底上外延一層輕摻雜的外延襯底上外延一層輕摻雜的外延層，然后用離子注入的方法同時制作層，然后用離子注入的方法同時制作N阱阱和和P阱。阱。雙阱雙阱CMOS工藝工藝 使用雙阱工藝不但可以提高器件密度提高器件密度，還

4、可以有效的控制寄生晶體管的影響，抑制閂鎖現(xiàn)象。雙阱CMOS工藝主要步驟 雙阱雙阱CMOS工藝主要步驟工藝主要步驟如下： （1）襯底準備：襯底氧化，生長Si3N4。 （2）光刻P阱，形成阱版，在P阱區(qū)腐蝕Si3N4， P阱注入。 （3）去光刻膠，P阱擴散并生長SiO2。 （4）腐蝕Si3N4，N阱注入并擴散。 （5）有源區(qū)襯底氧化，生長Si3N4，有源區(qū)光刻 和腐蝕，形成有源區(qū)版。 （6） N管場注入光刻，N管場注入。雙阱CMOS工藝主要步驟 （7）場區(qū)氧化，有源區(qū)Si3N4和SiO2腐蝕，柵 氧化，溝道摻雜（閾值電壓調(diào)節(jié)注入）。 （8）多晶硅淀積、摻雜、光刻和腐蝕，形成 多晶硅版。 （9） N

5、MOS管光刻和注入硼，形成N+版。 （10） PMOS管光刻和注入磷，形成P+版。 （11）硅片表面生長SiO2薄膜。 （12）接觸孔光刻，接觸孔腐蝕。 （13）淀積鋁，反刻鋁，形成鋁連線。 MOS工藝的自對準結(jié)構(gòu)工藝的自對準結(jié)構(gòu) 自對準自對準是一種在圓晶片上用單個掩模形成不同區(qū)域用單個掩模形成不同區(qū)域的多層結(jié)構(gòu)的技術(shù)，它消除了用多片掩模所引起的的多層結(jié)構(gòu)的技術(shù)，它消除了用多片掩模所引起的對準誤差對準誤差。在電路尺寸縮小時，這種有力的方法用得越來越多。 有許多應(yīng)用這種技術(shù)的例子，例子之一是在多晶硅柵MOS工藝中，利用多晶硅柵極對柵氧化層的掩蔽作用，可以實現(xiàn)自對準的源極和漏極的離子注入，如圖所示。 自對準工藝 示意圖自對準工藝 上圖中可見形成了圖形的多晶硅條多晶硅條用作離子注入工序中的掩模掩模，用自己的“身體”擋住離子向柵極下結(jié)構(gòu)（氧化層和半導(dǎo)體）的注入，同時使離子對半導(dǎo)體的注入正好發(fā)生在它的兩側(cè)兩側(cè)，從而實現(xiàn)了