74181ALU設(shè)計(jì)說(shuō)明

1、.算術(shù)邏輯單元ALU 的設(shè)計(jì)班級(jí)：計(jì)科 1201 班學(xué)號(hào)：1208030113.專(zhuān)業(yè)資料 .姓名：何志強(qiáng)設(shè)計(jì)日期 ：2014-11-20西安科技大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院1. 實(shí)驗(yàn)題目 算數(shù)邏輯單元 ALU 的設(shè)計(jì)2. 實(shí)驗(yàn)?zāi)康?設(shè)計(jì)一個(gè)簡(jiǎn)單的算數(shù)邏輯單元 ，并用 Verilog實(shí)現(xiàn)，得到仿真波形 。3. 實(shí)驗(yàn)設(shè)備安裝有 modelsim和 Quartus2的 PC 機(jī)一臺(tái)4.實(shí)驗(yàn)原理算術(shù)邏輯單元ALU 集成了各種算術(shù)運(yùn)算和邏輯運(yùn)算部件的功能 ，包括加 、減、乘、除等數(shù)值運(yùn)算、邏輯運(yùn)算 、移位運(yùn)算等 。 把這些功能集成在一個(gè)邏輯部件ALU 之中，使得 ALU 具有算術(shù)運(yùn)算和邏輯運(yùn)算功能 。 這種

2、設(shè)計(jì)方法可以使得功能比較緊湊 ，簡(jiǎn)化對(duì)邏輯運(yùn)算部件和算術(shù)運(yùn)算部件的使用 。 同時(shí)還能最大限度的復(fù)用某些邏輯部件，從而減少邏輯電路的使用 。設(shè)計(jì) ALU 首先要對(duì)各種算數(shù)邏輯運(yùn)算進(jìn)行編碼。表 1 為本文設(shè)計(jì)的處理器實(shí)用的 ALU 功能編碼表 。.專(zhuān)業(yè)資料 .表 1ALU 功能編碼表指令類(lèi)型CONTROL4.0功能編號(hào)00000AANDB0邏輯指令00001AORB100010ANORB200011AXORB300100A減B，有符號(hào)4加減運(yùn)算指令00101A加B，有符號(hào)500110A減B，無(wú)符號(hào)600111A加B，無(wú)符號(hào)7比較指令01000A<B，無(wú)符號(hào)比較801001A<B，有符號(hào)

3、比較9加載指令01010把B的低16位加載到 B的高16位上, 低16位置零1001011B邏輯右移 A位11移位指令01100B邏輯左移 A位1201101B算術(shù)右移 A位13首0、1計(jì)數(shù)指令01110對(duì)A首1計(jì)數(shù)1401111對(duì)A首0計(jì)數(shù)15乘法指令10000A乘B，無(wú)符號(hào)乘1610001A乘B，有符號(hào)乘1710010(HI,LO) <- (HI,LO) + (rs * rt) UNSIGNED18乘加減指令10011(HI,LO) <- (HI,LO) + (rs * rt) SIGNED1910100(HI,LO) <- (HI,LO) - (rs * rt) UNS

4、IGNED2010101(HI,LO) <- (HI,LO) - (rs * rt) SIGNED21除法指令10110(HI 余數(shù), LO 商) <- rs / rt，無(wú)符號(hào)除2210111(HI 余數(shù), LO 商) <- rs / rt，有符號(hào)除23算術(shù)邏輯單元 ALU 的實(shí)現(xiàn).專(zhuān)業(yè)資料 .算術(shù)邏輯單元ALU 的內(nèi)部詳細(xì)設(shè)計(jì)算術(shù)邏輯單元 ALU 的 Verilog 的實(shí)現(xiàn)module ALU181A(S,A,B,F,M,CN,CO,FZ);input3:0 S;input7:0 A,B;input M,CN;output7:0 F;output CO,FZ;wire7:0

5、 F;wire CO;.專(zhuān)業(yè)資料 .wire8:0 A9,B9;reg FZ;reg8:0 F9;assign A9=1'b0,A;assign B9=1'b0,B;always (M or CN or A9 or B9 or S) begincase(S)4'b0000: if(M=0) F9<=A9+CN;else F9<=A9;4'b0001:if(M=0)F9<=(A9|B9)+CN;elseF9<=(A9)&B9;4'b0010:if(M=0)F9<=(A9|(B9)+CN;elseF9<=A9;4&

6、#39;b0011:if(M=0)F9<=9'b000000000-CN;else F9<=9'b000000000;4'b0100:if(M=0)F9<=A9+(A9&B9)+CN;else F9<=(A9&B9);4'b0101:if(M=0)F9<=(A9+B9)+(A9&B9)+CN);else F9<=B9;4'b0110:if(M=0)F9<=A9-B9-CN;elseF9<=A9B9;4'b0111:if(M=0)F9<=A9+(B9)-CN;elseF9

7、<=A9&(B9);.專(zhuān)業(yè)資料 .4'b1000: if(M=0) F9<=A9+(A9&B9)+CN;elseF9<=(A9)+B9;4'b1001:if(M=0)F9<=A9+B9+CN;elseF9<=(A9B9);4'b1010: if(M=0) F9<=A9+(B9)+(A9&B9)+CN; else F9<=B9;4'b1011:if(M=0)F9<=(A9&B9)+CN;elseF9<=(A9&B9);4'b1100:if(M=0)F9<=A

8、9+A9+CN;elseF9<=9'b000000001;4'b1101: if(M=0) F9<=(A9+B9)+A9+CN;elseF9<=A9+(B9);4'b1110:if(M=0)F9<=A9+(B9)+A9+CN;else F9<=A9+B9;4'b1111: if(M=0) F9<=A9-CN;else F9<=A9;default: F9<=9'b000000000;endcaseendassign F=F97:0;assign CO=F98;endmodule/.專(zhuān)業(yè)資料 .include

9、"ALU181.v"module TestA;reg7:0 a,b;reg3:0 s;reg m,cn;wire7:0 f;wire co,fz;initialbegina=8'b00000001;b=8'b00000001;s=4'b1001;m=0;cn=0;#2000 a=8'b10001001;b=8'b00000001;s=4'b1001;m=0;cn=0;#2000 a=8'b00010001;b=8'b01001011;s=4'b1001;.專(zhuān)業(yè)資料 .m=0;cn=0;#2000 a=8

10、'b01001001;b=8'b01001001;s=4'b1001;m=0;cn=0;#2000 a=8'b11000001;b=8'b10101001;s=4'b1001;m=0;cn=0;#2000 a=8'b01010001;b=8'b01000011;s=4'b1001;m=0;cn=0;#2000 a=8'b00001101;b=8'b01001001;s=4'b1001;m=0;cn=0;.專(zhuān)業(yè)資料 .endALU181Aalu181a1(.S(s),.A(a),.B(b),.F(f),.M(m),.CN(cn),.CO(co),.FZ(fz);endmodule6實(shí)驗(yàn)結(jié)果分析實(shí)驗(yàn)結(jié)果 ：