基于FPGA的按鍵彈跳消除模塊的研究與應(yīng)用

1、    基于FPGA的按鍵彈跳消除模塊的研究與應(yīng)用按鍵在數(shù)字電路設(shè)計(jì)中經(jīng)常用到。按鍵的彈跳現(xiàn)象是數(shù)字系統(tǒng)設(shè)計(jì)中存在的客觀問題。按鍵是機(jī)械觸點(diǎn)，當(dāng)接觸點(diǎn)斷開或閉合時會產(chǎn)生抖動。為使每一次按鍵只做一次響應(yīng)，就必須去除抖動。本文對按鍵的抖動信號進(jìn)行了分析，并通過計(jì)數(shù)器的方式完成了消除抖動電路模塊的設(shè)計(jì)。把該模塊應(yīng)用到按鍵控制LCD顯示的系統(tǒng)中，并在Memec代理的Virtex-4MB系統(tǒng)實(shí)驗(yàn)板上實(shí)現(xiàn)了該系統(tǒng)。消抖電路的效果良好，按鍵控制LCD顯示結(jié)果正常。按鍵開關(guān)是電子設(shè)按鍵在數(shù)字電路設(shè)計(jì)中經(jīng)常用到。按鍵的彈跳現(xiàn)象是數(shù)字系統(tǒng)設(shè)計(jì)中存在的客觀問題。按鍵是機(jī)械觸點(diǎn)

2、，當(dāng)接觸點(diǎn)斷開或閉合時會產(chǎn)生抖動。為使每一次按鍵只做一次響應(yīng)，就必須去除抖動。本文對按鍵的抖動信號進(jìn)行了分析，并通過計(jì)數(shù)器的方式完成了消除抖動電路模塊的設(shè)計(jì)。把該模塊應(yīng)用到按鍵控制LCD顯示的系統(tǒng)中，并在Memec代理的Virtex-4 MB系統(tǒng)實(shí)驗(yàn)板上實(shí)現(xiàn)了該系統(tǒng)。消抖電路的效果良好，按鍵控制LCD顯示結(jié)果正常。按鍵開關(guān)是電子設(shè)備人機(jī)交互的主要器件之一。按鍵大多是機(jī)械式開關(guān)結(jié)構(gòu)，由于機(jī)械式開關(guān)的核心部件為彈性金屬簧片，因而在開關(guān)切換的瞬間會在接觸點(diǎn)出現(xiàn)來回彈跳的現(xiàn)象。對于靈敏度比較高的電路，這種彈跳現(xiàn)象引起的信號抖動會造成誤動作而影響到系統(tǒng)的正確性。因此，我們需要設(shè)計(jì)按鍵彈跳消除電路來去除抖

3、動.。1彈跳消除電路的原理和功能按鍵開關(guān)的典型連線分為低電平有效和高電平有效，本文的是低電平有效。機(jī)械開關(guān)的抖動存在三種情況：按下時有抖動，松開時也有抖動；按下時有抖動，松開時無抖動；按下時無抖動，松開時有抖動。機(jī)械開關(guān)的抖動波形、抖動次數(shù)、抖動時間都是隨機(jī)的，并不是每次都會產(chǎn)生抖動。不同開關(guān)的最長抖動時間也不同。抖動時間的長短和機(jī)械開關(guān)特性有關(guān)，一般為5ms到10ms。但是，某些開關(guān)的抖動時間長達(dá)20ms，甚至更長。所以，在具體設(shè)計(jì)中要具體分析，根據(jù)實(shí)際情況來調(diào)整設(shè)計(jì)。彈跳現(xiàn)象以及彈跳消除如圖1 所示，雖然只是按下按鍵一次后放掉，結(jié)果在按鍵信號穩(wěn)定先后竟出現(xiàn)了多個段脈沖，如果將這樣的信號直接

4、送到計(jì)數(shù)器之類的時序電路，結(jié)果將可能發(fā)生計(jì)數(shù)超過一次以上的誤動作，從而誤以為鍵盤按了多次。因此，必須加上彈跳消除電路，除去短脈沖，避免誤操作的發(fā)生。2按鍵彈跳消除模塊的實(shí)現(xiàn)為了使按鍵彈跳消除模塊的更加簡潔，并且移植性好，在此用計(jì)數(shù)器的方式實(shí)現(xiàn)消除按鍵抖動的功能。2.1 計(jì)數(shù)器模值的計(jì)算計(jì)數(shù)器模值的確定是按鍵彈跳消除效果的關(guān)鍵問題，如果值過大，即采樣時間過長，就會漏掉正確的信號；如果值過小，采樣時間過短，則會將毛刺誤認(rèn)為是輸入信號。計(jì)數(shù)器的模值n根據(jù)抖動信號的脈沖寬度和采樣信號clk的周期大小決定。根據(jù)一般人按鍵的速度小于10Hz(每秒小于10次)，所以按鍵時間大于100ms，按占空比50%計(jì)算

5、，按下的時間大于50ms。按這種約定，我們認(rèn)為按下的時間小于50ms的為抖動信號，按下的時間大于50ms的是按鍵信號。即n=50ms/采樣脈沖信號周期，這樣就可以把按下的時間小于50ms的抖動信號濾掉。在此，根據(jù)實(shí)驗(yàn)板提供的系統(tǒng)時鐘來確定實(shí)際需要的模值。實(shí)驗(yàn)板提供的系統(tǒng)時鐘為100mHz，通過分頻后得到25mHz的時鐘，50ms*25mHz得到count的模值為21h1312D0。采用這個模值得到的消抖時間大約為50ms，符合要求。2.2 程序設(shè)計(jì)設(shè)計(jì)一個高脈沖計(jì)數(shù)器count1和一個低脈沖計(jì)數(shù)器conut0。引入一個采樣脈沖信號clk,對輸入信號button_in進(jìn)行采樣，并對clk進(jìn)行計(jì)數(shù)

6、。若button_in為高電平，count1做加法計(jì)數(shù)，直到count1各位全為1，停止計(jì)數(shù)，歸零，使消抖后的輸出信號button_out輸出1。若button_in為低電平，count0做加法計(jì)數(shù)，直到count0各位全為1，停止計(jì)數(shù)歸零，并使消抖后的輸出信號button_out輸出0。部分程序如下：module filter(clk,reset,button_in,button_out);input clk;input reset;input button_in;output button_out;wire buttong_out1;reg20:0 count0;reg 20:0 coun

7、t1;reg button_out1_reg;assign button_out=button_out1_reg;/對輸入進(jìn)行采樣，計(jì)數(shù)always(posedge clk or negedge reset)beginif(!reset) count1<=21'h000000;else if(button_out1=1'b1) count1<=count1+1;/對高電平計(jì)數(shù)else count1<=21'h000000;endalways(posedge clk or negedge reset)beginif(!reset) count0<=

8、21'h000000;else if(button_out1=1'b0) count0<=count0+1;/對低電平計(jì)數(shù)else count0<=21h000000;end/輸出always(posedge clk or negedge resetbeginif(!reset) button_out1_reg<=1'b1;else if(count0=21'h1312D0) /判斷低電平信號是否符合輸出條件button_out1_reg<=1'b0; /如果符合條件，則輸出低電平else if(count1=21'h13

9、12D0) /判斷低電平信號是否符合輸出條件button_out1_reg<=1'b1; /如果符合條件，則輸出高電平else button_out1_reg<=button_out1_reg;endendmodule3 按鍵彈跳消除模塊的實(shí)際應(yīng)用利用Memec virtex-4 開發(fā)板，通過開發(fā)板上的按鈕輸入8位的01控制代碼，用開發(fā)板上的開關(guān)輸入狀態(tài)控制位，從而控制板上的1602C型字符型液晶模塊的顯示模式和內(nèi)容。LCD控制信號生成模塊：根據(jù)按鈕輸入，產(chǎn)生控制顯示模塊的8位控制信號。對按鈕送入該模塊的1位（0/1）信號進(jìn)行保存并進(jìn)行轉(zhuǎn)換，使每8次輸入形成一個8位的信號。如果輸入不滿8位或需重新輸入，則取消上次結(jié)果；如果確定輸入結(jié)果正確，則將8位信號保存并輸出。LCD顯示控制模塊：完成1602 C型字符型液晶模塊的初始化，并根據(jù)控制信號完成狀態(tài)轉(zhuǎn)換?？傁到y(tǒng)設(shè)計(jì)如圖4：結(jié)束語本文進(jìn)行性模塊化設(shè)計(jì)，實(shí)現(xiàn)了彈跳消除電路模塊、LCD控制信號生成模塊和LCD顯示控制模塊組成的系統(tǒng)的具體功能，在Memec實(shí)驗(yàn)板上運(yùn)行效果良好。并且在用FPGA進(jìn)行電路調(diào)試的時候，可以將該系統(tǒng)嵌入其它電路中，增加需要的測試點(diǎn)和觀察點(diǎn)，通過按鈕控制顯示，可以動態(tài)的對電路進(jìn)行測試，找出問題，使調(diào)試更加直觀，從而提高的FPGA