DDS-NCO-頻率合成控制詳解

1、DDS言號源的設(shè)計(jì)與實(shí)現(xiàn)實(shí)驗(yàn)指導(dǎo)書電子工程學(xué)院竇衡DDS1號源的設(shè)計(jì)與實(shí)現(xiàn)是針對全校本科生開出的綜合性、設(shè)計(jì)性的實(shí) 驗(yàn)項(xiàng)目。要求學(xué)生先期掌握數(shù)字電路的基礎(chǔ)知識，以及初步的ED徽術(shù)知識。通過本實(shí)驗(yàn)項(xiàng)目，可使學(xué)生利用VHDL硬件描述語言對比較復(fù)雜的、綜合性 的實(shí)際電路系統(tǒng)進(jìn)行設(shè)計(jì)、描述，利用EDA開發(fā)工具完成系統(tǒng)的綜合、仿真驗(yàn)證， 并用硬件平臺完成系統(tǒng)的硬件實(shí)現(xiàn)。著重培養(yǎng)學(xué)生的實(shí)際動手設(shè)計(jì)、實(shí)現(xiàn)電路系 統(tǒng)的能力。一、DDS引言頻率合成技術(shù)是將一個（或多個）基準(zhǔn)頻率變換成另一個（或多個）合乎質(zhì) 量要求的所需頻率的技術(shù)。在通信、雷達(dá)、導(dǎo)航、電子偵察、干擾與抗干擾等眾 多領(lǐng)域都有應(yīng)用。隨著各種頻率合成器

2、和頻率合成方案的出現(xiàn)， 頻率合成技術(shù)得 到了不斷的發(fā)展。1971年3月美國學(xué)者J.Tierncy , C.M.Rader和B.Gold首次提出了直接數(shù)字頻 率合成（DDS_Direct Digital Synthesis）技術(shù)。這是一種從相位概念出發(fā)直接合成所需要的波形的新的全數(shù)字頻率合成技術(shù)。同傳統(tǒng)的頻率合成技術(shù)相比，DDSfe術(shù)具有極高的頻率分辨率、極快的變頻速度，變頻相位連續(xù)、相位噪聲低， 易于功能擴(kuò)展和全數(shù)字化便于集成， 容易實(shí)現(xiàn)對輸出信號的多種調(diào)制等優(yōu)點(diǎn)， 滿 足了現(xiàn)代電子系統(tǒng)的許多要求，因此得到了迅速的發(fā)展。目前市面上的DDS5片，價格昂貴、功能固定單一，應(yīng)用受到限制。本綜合 實(shí)驗(yàn)

3、項(xiàng)目采用基于FPGAJED微術(shù)設(shè)計(jì)實(shí)現(xiàn)DDS5片，并可以根據(jù)實(shí)際需要對其功能進(jìn)行靈活地修改，配置二、DDS工作原理一個純凈的單頻信號可表示為：u(t )=U sinQnfot +0o )(2-1 )只要它的幅度U和初始相位日。不變，它的頻譜就是位于fo的一條譜線。為 了分析簡化起見，可令 U=1,1=0,這將不會影響對頻率的研究。即：u(t )=sin(2nfot )=sin6(t)(2-2)如果對(2-2)的信號進(jìn)行采樣，采樣周期為 Tc (即采樣頻率為fc),則可 得到離散的波形序列：u(n )=sin(2嘰nTc )(n = 0,1,2.)(2-3)相應(yīng)的離散相位序列為：研n )=2Ho

4、nTc = AH n (n= 0,1,2.)(2-4)式中： a =2 江foTc =2兀 %(2-5)fo是連續(xù)兩次采樣之間的相位增量。根據(jù)采樣定理：(2-6)只要從(2-3)出來的離散序列即可唯一的恢復(fù)出(2-2)的模擬信號。從(2-2) 可知，是相位函數(shù)的斜率決定了信號的頻率；從(2-5)可知，決定相位函數(shù)斜 率的是兩次采樣之間的相位增量 A8。因此，只要控制這個相位增量，就可以控 制合成信號的頻率?，F(xiàn)將整個周期的相位 2兀分成M份，每一份為B =2% ,若每次的相位增量選擇為6的K倍，即可得到信號的頻率:fofc(2-7)相應(yīng)的模擬信號為:(2-8)K K u(t )=sin 2n f

5、ct M J式中K和M都是正整數(shù)，根據(jù)采樣定理的要求， K的最大值應(yīng)小于M的1/2。綜上所述，在采樣頻率一定的情況下，可以通過控制兩次采樣之間的相位增 量（不得大于泥）來控制所得離散序列的頻率，經(jīng)保持、濾波之后可唯一的恢復(fù) 出此頻率的模擬信號。DDSX作原理1g圖如圖2.1所示:相融北加辟士圖2.1 DDS原理框圖由圖2.1見,2實(shí)質(zhì)是以基準(zhǔn)頻率源（系統(tǒng)時鐘）對相位進(jìn)行等間隔的采樣。DDS由相位累加器和波形存儲器（即，ROM查詢表）構(gòu)成的數(shù)控振蕩器（NCO_Numerically Controlled Oscillators ）、數(shù)模轉(zhuǎn)換器（DAC以及低通濾波器（LPF） 三部分組成。在每一個

6、時鐘周期，N位相位累加器與其反饋值進(jìn)行累加，其結(jié)果 的高L位作為查詢表的地址，然后從ROW讀出相應(yīng)的幅度值送到 DAC再由DAC 將其轉(zhuǎn)換成為階梯模擬波形，最后由具有內(nèi)插作用的LPF將其平滑為連續(xù)的正弦 波形作為輸出。因此，通過改變頻率控制字 K就可以改變輸出頻率fo。在這里K =FW(N -1:0 ), M =2n 。由上面的分析可得DDS勺輸出頻率:(2-9)由上式可知，DDS勺最小輸出頻率為:(2-10)DDS的頻率分辨率為:(2-11 )fo = 21N fc(2-12)FW(N-1:0) = 2 Nfo/fc三、DDS本結(jié)構(gòu)組成數(shù)控振蕩器（NCQ產(chǎn)生頻率可控制的數(shù)字正弦載波,一個基本

7、的DDS系統(tǒng)由數(shù)控振蕩器（NCQ、數(shù)模轉(zhuǎn)換器（DAC和低通濾波 器（LPF）三部分構(gòu)成，如圖3,1所示：通過數(shù)模轉(zhuǎn)換器（DAC得到模擬正弦波，最后經(jīng)過低通濾波器（LPF）除去各種干擾信號。本實(shí)驗(yàn)項(xiàng)目中的設(shè)計(jì)主要針對數(shù)控振蕩器（NCQ部分，DAC部分直接采用 實(shí)驗(yàn)系統(tǒng)箱提供的數(shù)/模轉(zhuǎn)換電路四、ddS勺設(shè)計(jì)在DDS勺設(shè)計(jì)中其最基本的構(gòu)件是相位累加器和波形存貯器。 通常也可在波 形存貯器前面加一個相位調(diào)制器，使其具有相位調(diào)制的功能，為了防止頻率控制 字、相位控制字改變時干擾相位累加器和相位調(diào)制器的正常工作， 分別在這兩個 模塊前面加入了兩組寄存器，從而靈活且穩(wěn)定地控制頻率字和相位字的輸入。如 圖4.

8、1所示：圖成構(gòu)的8D 14圖圖中相位累加器（phasea）是整個DDS勺核心，在這里完成相位累加功能，其輸入是相位增量，又可稱為頻率控制字 FW（N 1:0）,由于FW（N -1:0）與輸出頻率fo是簡單的線性關(guān)系：(41)FW N -1:0 =2N f fc事實(shí)上當(dāng)基準(zhǔn)時鐘fc是2N時，F(xiàn)W（N-1:0 ）就等于fo相位調(diào)制器（phasemod）接收相位累加器的相位輸出，在這里加一個相位偏 移值，主要用于實(shí)現(xiàn)信號的相位調(diào)制，如 PSK（相移鍵控）等，在不使用時可以 去掉該部分，或加一個固定的相位控制字。波形存儲器（即，正弦 ROM6找表）（sinlup）把存儲在相位累加器中的抽 樣值轉(zhuǎn)換成正

9、弦波幅度的數(shù)字量函數(shù)， 可理解為相位到幅度的轉(zhuǎn)換。它的輸入是 相位調(diào)制器輸出的高M(jìn)位（而并非全部N位）值，將其作為正弦ROhfi找表的地 址值；查詢表把輸入的地址相位信息映射成正弦波幅度信號；輸出送往 DAC轉(zhuǎn) 化為模擬信號。五、DDS勺VHDL苗述DDS的整個芯片引腳圖，如圖5.1所示:圖5.1 DDS芯片引腳圖它是整個設(shè)計(jì)的頂層模塊，共有 8組輸入端口和5組輸出端口： sysclc是 基準(zhǔn)時鐘信號，resetn是復(fù)位信號，fwwrn, pwwrn分別是頻率和相位輸入控制 字，freql , freq2是兩個頻率輸入字信號，phaseword是相位調(diào)制信號，askword 是幅度調(diào)制信號，sin , cos表示經(jīng)相位累加器后的輸出正弦信號的位置符號， msin, mcos是經(jīng)相位調(diào)制器后的輸出正弦信號的位置符號，