利用ADS仿真設計低噪聲放大器內容摘要本文給出了利用ADS仿真

1、利用 ADS 仿真設計低噪聲放大器內容摘要：本文給出了利用 ADS 仿真設計低噪聲放大器的設計方法及步驟，同時給出了該電路的優(yōu)化仿真結果及 電路性能在批量生產中的合格率 。通過設計方法可以看出，利用 ADS 進行微波電路仿真，它不但很方便的得出 最佳電路設計 ，同時也能對微波電路的 容差特性 進行了仿真分析，是微波產品設計的良好工具。關鍵詞： S 參量仿真、噪聲系數、穩(wěn)定性、 YIELD 、Y4IELD 優(yōu)化仿真。1 引言：ADS 軟件在射頻電路的仿真分析與設計方面的應用非常方便，通常對于 小信號特性可以進行 S 參量仿真（？） ，可以得到電路的噪聲系數、輸入輸出駐波比、增益及電路的穩(wěn)定性。在

2、 電原理分析中可以利用仿真器 YIELD 進行電路的合格率分析， 可以利用仿真器 YIELDOPTIM 進行電路最大合格率的優(yōu)化分析， 從而得到電路的最佳容差設計 。利用 ADS 軟件進行低噪聲放大器的設計我們會采用以上的工具進行電路的設計與優(yōu)化， 輸出一個合格率較高的產品設計，為最終產品的開發(fā)成功奠定良好的基礎。2設計目標在無線通信領域，為了提高 接收信號的靈敏度 ，一般在接收機的最前端放置低噪聲放大器，由于低噪聲放大器的噪聲系數較小， 而接收系統(tǒng)經過合理的 增益分布后 ，噪聲系數主要由低噪聲放大器決定， 因此， 降低低噪聲放大器的噪聲系數， 是提高接收靈敏度的一種關鍵手段。 本文講述的是用

3、 PHEMT 場效應管 ATF34143 進行電路第一級的設計方法 。對于電路的第二級以及后續(xù)電路可以采用 MMIC 微波單片放大器 完成。因此低噪聲放大器的關鍵設計是電路的第一級。我們利用 ATF34143 完成的第一級低噪聲放大的設計目標是：頻率范圍： 1710MHZ1980MHZ增益：大于 12dB增益平坦度：每 5MHZ 帶內小于 0.2 dB輸入回波損耗：小于 1.5輸出回波損耗：小于 2.0噪聲系數：小于 0.8dB (純電路噪聲系數 不考慮 連接損耗 )第二級對第一級呈現純 50 阻抗。3仿真設計：a) 利用小信號 S 參量仿真 ATF34143 場效應管的 最佳噪聲系數下的源阻

4、抗匹配及負載阻抗匹配條件 。首先我們根據器件特性 選擇最佳條件 ，我們選擇 VDS=3V ,I D =40mA得到初始 ATF34143 的最佳噪聲系數匹配條件 ，圖 1 ATF34143 最佳噪聲匹配條件圖 2 ATF34143 穩(wěn)定性分析結果b) 在源極增加電感 ，使電路穩(wěn)定性在應用頻率范圍大于 1，然后將電感用微帶線替代 。圖 3 ATF34143 增加源極電感條件下的 最佳噪聲匹配圖 5 ATF34143 增加源極電感條件下的 穩(wěn)定性結果c) 根據上面分析所得 匹配條件 進行 LC 分立元件阻抗匹配 ，并得到 單路最佳匹配下 的噪聲系數、穩(wěn)定性以及增益等結果。圖 6 電路輸入輸出 噪聲

5、匹配圖 7 電路匹配狀態(tài)分析c) 增加 源極反饋、電源設置 ，并進行 S 參量仿真分析， 初步優(yōu)化出電原理 。圖 8 初始電原理圖d) 增加微帶傳輸線， 進行 PCB 原理仿真 。由于 PCB 布板時傳輸線的長短對性能影響很大，尤其是 源極反饋微帶線的線寬及長度 。所以為了 真實的模擬實際 PCB 的性能 ，我們必須 將實際微帶線值帶入原理圖進行仿真 。以下為 PCB 版圖， PCB 采用 FR4 板材，板厚為 0.8mm.傳輸線為 為雙面印制板。圖 9 雙面 PCB 版圖（底層為大面積接地）圖 10 PCB 仿真的電原理圖在原理仿真過程中，我們設置變量：圖 8 中的 C1，C6,源極反饋線長

6、 ，L2 為可變變量。每個元件的變化范圍可以輸入。d) 給上述原理圖增加優(yōu)化仿真器， 設定仿真變量 ，并將設計目標值作為仿真目標，優(yōu)化仿真 變量設計參數 。得到達到設計目標的最佳電路設計參數。并 將最佳參數輸入到變量 VAR 中 。步驟為：首先設定元件變量 VA R （至少有一個變量） ，并給定初始變化范圍，形式和圖 13 相同；我們仍然選擇 S 參量控制器不變，進行 S 參量仿真；設置優(yōu)化目標，我們可以選擇我們的設計目標作為優(yōu)化目標，當然是 對應到 S 參量仿 真 器 可 以 分 析 出 的 結 果 參 量 中 ， 如 S 參 量 仿 真 仿 真 所 對 應 的S11/S12/S21/S22

7、/nf(2)/stabfact/ 見圖 11 中的 GOAL 設置 ;放 置 優(yōu) 化 器 OPTIM ， 在 OPTIM 中 ， 通 常 我 們 可 以 選 擇 優(yōu) 化 方 式Gradient/Minimax/Random 等方式，根據收斂速度和誤差函數公式選擇，不同的優(yōu)化方式選擇，代表者元件變量的漸進變化方式，見圖 11 中的 OPTIM 設置；啟動仿真進行初始優(yōu)化，顯示仿真結果見圖 12；將改進的優(yōu)化參量放置設計變量中，見圖 13 最終的優(yōu)化參數。圖 11 優(yōu)化仿真器及目標圖 12 優(yōu)化仿真后的 S 參量分析結果圖 13 優(yōu)化仿真后給出的 最佳性能下的變量值e)電路容差分析：YIELD 分

8、析能夠按照變量元件的離散分布分析出產品達到性能目標的合格率，通常我們能夠給出我們所采用的器件的連續(xù)或離散變化特性， 它們符合電子產品的分布特性正態(tài)分布、高斯分布或其他分布。 YIELD 分析基于 Monte Carlo 方法，需要建立一定數量的隨機試驗。設計變量在容差范圍內變化，隨機試驗中符合設計目標需要的試驗次數（ PASSNUMBER ）和失敗的實驗次數將會得到，從而估算出產品的試驗合格率。 Monte Carlo 試驗方法存在置信度問題， 也就是實驗次數、 變量容差度和置信度的關系。 在變量容差度一定的情況下，實驗次數越大，置信度度越大。給圖 10 電仿真原理圖增加 YIELD 仿真器及

9、 YIELD 參數。我們設置元件參量變化符合正態(tài)分布， ±5，并設定設計目標為 YIELD SPEC ，YIELD 試驗次數設置為 250 次。它的仿真步驟和 d)的優(yōu)化設計步驟相同。圖 14 合格率仿真分析控制器圖 15 合格率仿真分析結果從上面表格可以看出，優(yōu)化設計給出的參數在容差變化范圍內對應的產品合格率較低只有 40%為了設計出的產品既要保證合格的指標又要滿足較高的合格率，我們必須進行優(yōu)化合格率設計。g) 優(yōu)化合格率設計：優(yōu)化 YIELE 仿真分析，得到最大合格率下的最佳電路參數設置。在優(yōu)化后變量的分布變化范圍之內（注意：這里變量經過優(yōu)化設計后已經不是初始設計值， 而是優(yōu)化設

10、計值，這時對應的產品性能最優(yōu)，元件變量有一定的變化范圍） ，優(yōu)化合格率仿真器在元件變量的變化范圍，尋找滿足最大合格率的設計值。我們取實驗周期為 50，經過仿真設計后得到最大合格率為 89.2，同時也得到最佳的電路參數。由此可見優(yōu)化 YIELD 仿真分析可以使合格率得到進一步提高，本設計從 40增加到 89.2。同時得到最大合格率下的電路參數優(yōu)化值，這時圖 18 所示的最大合格率下的電路參數與 圖 13 所得的優(yōu)化值稍微有些變動。圖 16 合格率優(yōu)化控制器圖 17 優(yōu)化后的合格數量圖 18 優(yōu)化 YIELD 仿真分析出的變量參數h) 將最佳參數帶入電路圖 8，即可獲得在 17101980MHZ

11、頻段 ATF34143 的最終匹配電路。最大合格率優(yōu)化后，電路的 S 參量仿真分析結果見圖 19，可以看出這是的性能參數不如步驟 d)的性能參數好。這也表明最佳性能設計不一定達到最大合格率產品，最大合格率設計不一定輸出最佳性能的產品。 作為投入批量生產的產品， 我們必須選擇最大合格率設計。圖 19 最大合格率設計的電路 S 參量分析結果4實驗結果：將設計參數應用到低噪聲放大器的電路板中，經過測試得到以下試驗結果。由此可見設計目標值達到。表 2 實驗測試結果測試值 測試測試項目 測試目標值1710-1780 1850-1920 1920-1980結果 MHz MHz MHz頻率范圍 1710-1980MHz 1710-1980MHz -增益 12±0.5dB 13.3 12.5 12.2 合格增益平坦度 <0.2/5MHz 合格 合格 合格 合格輸入駐波 <1.5 -14.2 -14.7 -14.8 合格輸出駐波 <2.0 -19.5 -17.5 -16.1 合格輸出 IP3 >25dBm 合格 合格 合格 合格噪聲系數 0.8dB 0.6 0.5 0.4 合格5結論：從以上的仿真設計分析過程中，我們首先應用了 S 參量仿真分析，設計出滿足穩(wěn)定性要求的低噪聲放大器的 初始電原理圖 ；然后我們對 PCB 設計進行電原理仿真 ，這樣建模才能真實的仿