折疊式共源-共柵運算跨導(dǎo)放大器的設(shè)計

1、IC課程設(shè)計報告 折疊式共源-共柵運算跨導(dǎo)放大器的設(shè)計姓名：王志偉 學(xué)號：U200713959 班級：0707 院系：控制系 專業(yè)：自動化 同組人姓名：田紹宇 胡月 目錄1設(shè)計目標(biāo)12相關(guān)背景知識23設(shè)計過程23.1 電路結(jié)構(gòu)設(shè)計23.2 主要電路參數(shù)的手工推導(dǎo)23.2.1直流工作點分析23.2.2帶寬分析及原件參數(shù)計算33.2.3直流增益的小信號模型分析43.3 計算參數(shù)驗證54電路仿真54.1交流特性仿真74.2最大輸出擺幅仿真94.3共模輸出的仿真驗證115討論126收獲和建議137參考文獻13摘 要：折疊式共源共柵結(jié)構(gòu)的運算放大器不僅能提高增益、增加電源電壓噪聲抑制比、而且在輸出端允許

2、自補償。 1設(shè)計目標(biāo)設(shè)計一款折疊式共源-共柵跨導(dǎo)運算放大器（Design a Folded Cascode OTA），其設(shè)計指標(biāo)見表1，參考電路原理圖如下圖所示，用0.35um coms工藝。CloadDC GainGBWVddIdd3pF40dB50dB300MHz3VDont Care圖： 折疊式共源-共柵跨導(dǎo)運算放大器設(shè)計步驟與要點：1.直流工作點的分析與設(shè)計（DC operation point design and analysis）1) 假設(shè)所有的MOS管均工作在飽和區(qū)，VGS-VT=200mV，VDD=3V， VSS= 0V，計算OTA的最大輸出擺幅。2) 基于0.35 um C

3、MOS工藝，計算和設(shè)計MOS管的尺寸，使OTA電路滿足最大輸出擺幅的要求。3) 以下數(shù)據(jù)可供設(shè)計參考L1,2,3,4 = Lmin; Lmin= 1m。2.在HSpice電路仿真軟件，對所設(shè)計的電路進行模擬仿真與設(shè)計2相關(guān)背景知識隨著集成電路技術(shù)的不斷發(fā)展，高性能運算放大器得到廣泛應(yīng)用，其性能直接影響電路及系統(tǒng)的整體性能。折疊式共源共柵運算放大器具有二階優(yōu)化性能，因此設(shè)計一個實用價值的折疊式共源共柵運算放大器是非常有現(xiàn)實意義的。CMOS管的參數(shù)并不能通過簡單的理論計算進行準(zhǔn)確的預(yù)測，在給定的工藝條件下，理論計算出的管子寬長不考慮實際情況下工藝條件等諸多外界因素，仿真的結(jié)果會和設(shè)計指標(biāo)有很大的差

4、距。3設(shè)計過程3.1 電路結(jié)構(gòu)設(shè)計3.2 主要電路參數(shù)的手工推導(dǎo)3.2.1直流工作點分析假設(shè)所有MOS管均工作在飽和區(qū)，VGSVT=200mV，VDD=3V，VSS=0V，VT1=VT2=VT3=VT4=0.4V最大輸出幅值，最小輸出幅值最大輸出擺幅Vout(max)Vout(min)=2.80.4=2.4V輸出共模電平Vout(cm)=( Vout(max)+Vout(min)/2=1.6V3.2.2帶寬分析及原件參數(shù)計算GBW=300MHz已知條件：n=1350 /Vs，p=480 /Vs，Lmin=1um， 由以上的計算得到所有MOS管理論計算結(jié)果：M1M2M3M4寬長比W/L11912

5、050145并聯(lián)個數(shù)M1010110MOS寬度W(um)11.9125014.5MOS管長L(um)1111注：由于只用的0.35um的工藝，元件的W顯然已經(jīng)超過了該工藝的尺寸范圍，所以對于大尺寸的M1,M2采用并聯(lián)的方式滿足要求，具體安排見表中數(shù)據(jù)。3.2.3直流增益的小信號模型分析小信號電路圖：3.3 計算參數(shù)驗證飽和區(qū)跨導(dǎo)得GBW=295MHz以上驗證基本符合題意4電路仿真實驗要求以及計算的參數(shù)如下：CloadDC GainGBWVddIdd3pF40dB50dB300MHz3VDont CareM1M2M3M4寬長比W/L11912050145并聯(lián)個數(shù)M1010110MOS寬度W(um

6、)11.9125014.5MOS管長L(um)1111原電路集成為一塊芯片（在網(wǎng)表中利用.SUBCKT語句進行子電路描述），輸入引腳有Voutp,Voutn;輸出引腳有Vinp,Vinn,Vdd,Vss;作為一個符號可以畫成下面的圖形以方便理解。子電路網(wǎng)表如下：CMOS _Analysis *Name of project.SUBCKT ICC VINP VINN VOUTP VOUTN VDD VSS *建立子電路IB1 VDD 5 DC=IB0VR1 VR1 0 1500MVB1 VB1 0 1900M VB2 VB2 0 1000MCLOAD1 VOUTP 0 C0 *電容連接CLOAD

7、2 VOUTN 0 C0 M11 3 VINN 5 VDD P_33 L=L0 W=W1 M=M1 *模式管連接M12 4 VINP 5 VDD P_33 L=L0 W=W1 M=M1 M21 3 VB2 VSS VSS N_33 L=L0 W=W2 M=M2M22 4 VB2 VSS VSS N_33 L=L0 W=W2 M=M2M31 VOUTP VR1 3 VSS N_33 L=L0 W=W3 M=M3M32 VOUTN VR1 4 VSS N_33 L=L0 W=W3 M=M3M41 VOUTP VB1 VDD VDD P_33 L=L0 W=W4 M=M4M42 VOUTN VB1

8、VDD VDD P_33 L=L0 W=W4 M=M4.PARA M1=10 M2=10 M3=1 M4=10 *定義常量，作為元件參數(shù).PARA IB0=1550ua.PARA L0=1u.PARA W1=11.9u W2=12u W3=50u W4=14.5u.PARA C0=3pf.ENDS4.1交流特性仿真首先要仿真的是交流特性，滿足三個要求：直流增益Av=40dB50dB；GBW300M。則采用如下仿真圖：交流特性仿真圖寫出仿真網(wǎng)表調(diào)用前面的子電路，具體代碼如下：XWZW VINP VINN VOUTP VOUTN VDD VSS ICC *調(diào)用子電路VDD VDD 0 3 *輸入信

9、號進行仿真VSS VSS 0 0VINCM T1 0 2000M*直流電源VINP VINP T1 AC 1 *交流電源VINN T1 VINN AC 1.GLOBAL VDD.LIB C:icCMOS_035_Spice_Model.lib TT *調(diào)用0.35um工藝元件庫.OP*靜態(tài)工作點分析.AC DEC 10 1k 1000MEG*交流仿真.PRINT AC VDB(VOUTP)*打印交流仿真結(jié)果.OPTIONS INGLOD=2 CSDF=2.END仿真結(jié)果圖如下所示：從仿真結(jié)果看來，增益為39.6DB， GBW為139MHZ，其中增益基本滿足條件，但帶寬不能達到要求。此時要提高系

10、統(tǒng)帶寬，則可以提高(W/L)1的值。在本題中將(W/L)1提高適當(dāng)?shù)谋稊?shù)，則理論上GBW應(yīng)該可以達到題目要求的指標(biāo)，但由于W,L同時增加，將加大MOS的寄生電容，使得輸出接點的總電容增大，GBW減小，即GBW增加所期望的值，于是再對各個MOS管的(W/L)進行微量調(diào)整，所有元件的參數(shù)變成如下：M1M2M3M4寬長比W/L55012551153并聯(lián)個數(shù)M1010110MOS寬度W(um)5512.55115.3MOS管長L(um)1111利用上表的參數(shù)修改上面子電路網(wǎng)表ICC中的元件寬長比參數(shù)，通過仿真結(jié)果如下圖所示： 可以看出仿真結(jié)果為直流增益為：48.3DB；帶寬GBW為：293MHZ；基本

11、符合題目中的要求要求。4.2最大輸出擺幅仿真仿真電路如下所示：寫出仿真網(wǎng)表調(diào)用前面的子電路，具體代碼(以VOUTN的輸出擺幅為例,VOUTP輸出擺幅的網(wǎng)表寫法類似)如下： XWZW VINP VINN VOUTP VOUTN VDD VSS ICC *調(diào)用子電路VDD VDD 0 3VSS VSS 0 0R1 R11 VINP 10KR3 R31 VINN 10KR2 VOUTP VINP 90KR4 VOUTN VINN 90KVINP R11 0 2000MVINN R31 0 2000M.DC VINP 0 3 0.01 直流分析*.OP.OPTIONS LIST NODE POST.L

12、IB C:icCMOS_035_Spice_Model.lib TT.PRINTDC V(VOUTN).END仿真結(jié)果圖如下所示：Voutp的輸出擺幅：Voutn的輸出擺幅：從圖中可以看出Voutp的最大輸出擺幅為2.797vVoutn的最大輸出擺幅為2.864v這個結(jié)果與實驗仿真前計算的2.6v數(shù)值上相差不大，在誤差范圍內(nèi)是可行的。4.3共模輸出的仿真驗證仿真電路如下所示：仿真網(wǎng)表如前類似，調(diào)用前面的子電路，然后添加輸入信號，具體代碼不再詳述，仿真后得到的圖形如下所示：由圖上看到共模輸出為1.1v，與計算得到的理論值1.6v有一定的差距，對于這個參數(shù)可以通過添加共模反饋電路加以改進，由于這個

13、參數(shù)不是本題研究的重點，這里就不再詳細說明了。5討論下面羅列本次實驗要求的技術(shù)參數(shù)，調(diào)試后仿真結(jié)果，計算及仿真調(diào)試后得到的原件寬長比：技術(shù)指標(biāo)：CloadDC GainGBWVddIdd3pF40dB50dB300MHz3VDont Care仿真結(jié)果：電路指標(biāo)DC GainGBW最大擺幅指標(biāo)數(shù)據(jù)4050db300MHZ2.6V實驗仿真結(jié)果48.3293MHZ2.864V/2.797原件參數(shù)：M1M2M3M4寬長比W/L55012551153并聯(lián)個數(shù)M1010110MOS寬度W(um)5512.55115.3MOS管長L(um)1111觀察上表可以得到：帶寬和最大擺幅達不到題目要求和計算的數(shù)值對

14、于帶寬達不到要求，可能與元件之間負載效應(yīng)有關(guān)，另外帶寬與計算值不同，可能是由于在MOS管寬長比調(diào)節(jié)的時候，會產(chǎn)生寄生電容，這個會極大影響電路對交流信號的反應(yīng)，從而會影響系統(tǒng)的帶寬，對于這個問題，可以繼續(xù)調(diào)節(jié)元件的參數(shù)，或者預(yù)置較大的裕值進行計算，以得到大的帶寬；不過總體來說，GBW達到273MHZ基本上達到題目的要求。對于最大擺幅，可能是因為元件是否在規(guī)定的區(qū)間工作有關(guān)，另外也可能與元件的參數(shù)之間不太協(xié)調(diào)有關(guān)?？梢酝ㄟ^微調(diào)各個模式管的柵極電壓來改進。6收獲和建議在這次課程設(shè)計中，我主要負責(zé)利用同組人計算的數(shù)據(jù)完成網(wǎng)表的編寫、主要電路參數(shù)仿真以及電路參數(shù)的調(diào)整。通過這個實驗的過程，我學(xué)到了部分有

15、關(guān)于EDA技術(shù)在電路設(shè)計，參數(shù)仿真及調(diào)整的知識，知道了利用EDA技術(shù)進行電路設(shè)計的一般步驟和方法，同時在對于具體電路的仿真以及參數(shù)調(diào)節(jié)方面有了一定的經(jīng)驗，應(yīng)該對個人來說收獲還是很大的，同時這次課設(shè)也是對個人興趣的一次激發(fā)。下面具體說說我在這個課設(shè)任務(wù)中遇到的問題及獲得的經(jīng)驗：1) 要注意題目給的要求和條件，這對于網(wǎng)表的建立非常重要，同時利用題目給出的條件也可以用來作為MOS工作區(qū)間的判斷依據(jù)，和電路參數(shù)微調(diào)的依據(jù)。例如題目中的，VGS-VT=200mV和0.35 um CMOS工藝就是兩個非常重要的條件。2) 利用題目要求的技術(shù)指標(biāo)計算得到的MOS管寬長比在數(shù)值上由于帶寬的要求會很大，而且超過

16、了0.35um CMOS工藝中0.5um = W = 100um的尺寸要求。這個雖然在軟件中對于仿真不會有影響，但是對于設(shè)計出來的電路將無法制造，或者制造出來的東西并非所需，這個時候，可以利用MOS管并聯(lián)，并使單個MOS管的尺寸在工藝允許的范圍內(nèi)。例如本題網(wǎng)表中部分MOS管并聯(lián)數(shù)為10。3) 對于電路網(wǎng)表的編寫，應(yīng)該將原始電路和測試電路分開來寫，原始電路利用.SUBCKT語句編寫成子電路，仿真測試電路則利用X*調(diào)用子模塊，這樣不僅方便查閱，而且對于電路的模塊化和復(fù)用意義重大，在本題中，由于電路簡單，這一點不能很好的而體現(xiàn)出來，但是在大的工程中，這個問題絕對是決定項目成功的關(guān)鍵之一。4) 對于MOS管，柵極電壓非常重要，因為它決定了MOS管工作在那個方式和區(qū)間，而各個區(qū)間內(nèi)的工作曲線絕然不同。因此，本題中VB1,VB2,VR1的值很重要。對于這個值的調(diào)整，可以利用VGS-VT=200mV條件和網(wǎng)表仿真之后生成的.lis文件中的