函數(shù)信號發(fā)生器設計EDA大作業(yè)（Word）

1、EDA課程設計大作業(yè)設計題目： 函數(shù)信號發(fā)生器設計 學生姓名： 高新利 學 號： 201312172011 專業(yè)班級： 通信與信息系統(tǒng) 1 / 12函數(shù)信號發(fā)生器1設計背景和設計方案1.1 設計背景在電子工程、通信工程、自動控制、遙測控制、測量儀器、儀表和計算機等技術領域，經常需要用到各種各樣的信號波形發(fā)生器。隨著集成電路的迅速發(fā)展，用集成電路可很方便地構成各種信號波形發(fā)生器。用集成電路實現(xiàn)的信號波形發(fā)生器與其它信號波形發(fā)生器相比，其波形質量、幅度和頻率穩(wěn)定性等性能指標，都有了很大的提高。函數(shù)信號發(fā)生器是一種在科研和生產中經常用到的基本波形發(fā)生器，隨著大規(guī)模集成電路的迅速發(fā)展，多功能信號發(fā)生器

2、已被制作成專用集成電路，例如ICL8038單片函數(shù)波形發(fā)生器，可以產生精度較高的正弦波、方波、矩形波、鋸齒波等多種信號。 1.2 設計方案及實現(xiàn)函數(shù)信號發(fā)生器由方波產生模塊（square），三角波產生模塊（san），正弦波產生模塊（sin）和輸出波形選擇模塊（choice）組成?？傮w設計框圖如圖所示，圖中輸出q需要接到外部D/A轉換的數(shù)據(jù)輸入端，將數(shù)字信號轉換為模擬信號，在D/A轉換器的輸出端即可得到各種不同的函數(shù)信號波形。如果輸出脈沖波形邊沿跳變不理想，可加低通濾波器來加以完善。將各個模塊分開來設計，先設計各個模塊的程序，讓后將程序生成對應的元件，然后再將這些元件鏈接到一起組成完整的硬件電路

3、1.3各模塊程序及生成模塊1.3.1 三角波產生模塊模塊程序如下：module sanjiao(clk,dout1); input clk ; /信號源時鐘 output 6:0 dout1 ; /8位波形數(shù)據(jù)輸出 rom11 rom11 /調用波形數(shù)據(jù)存儲器LPM_ROM文件：drom.v (.address(q1), /6位地址信號 .clock(clk), /地址鎖存時鐘 .q(dout1); reg 5:0 q1; reg newclk; reg 4:0 clk_cnt; / 時鐘分頻 always(posedge clk) begin newclk <= clk_cnt1; c

4、lk_cnt <= clk_cnt+1; end /地址計數(shù)器q1 always(posedge newclk) begin q1<=q1+1; endendmodule生成的元件圖：1.3.4 方波產生模塊模塊程序如下：module squ(clk,dout3); input clk ; /信號源時鐘 output 6:0 dout3 ; /8位波形數(shù)據(jù)輸出 rom33 rom33 /調用波形數(shù)據(jù)存儲器LPM_ROM文件：drom.v (.address(q1), /6位地址信號 .clock(clk), /地址鎖存時鐘 .q(dout3); reg 5:0 q1; reg ne

5、wclk; reg 4:0 clk_cnt; / 時鐘分頻 always(posedge clk) begin newclk <= clk_cnt4; clk_cnt <= clk_cnt+1; end /地址計數(shù)器q1 always(posedge newclk) begin q1<=q1+1; endendmodule生成的元件圖：1.3.5 正弦波產生模塊模塊程序如下：module sin (clk,dout2); input clk ; /信號源時鐘 output 7:0 dout2 ; /8位波形數(shù)據(jù)輸出 rom22 rom22 /調用波形數(shù)據(jù)存儲器LPM_ROM文

6、件：drom.v (.address(q1), /6位地址信號 .clock(clk), /地址鎖存時鐘 .q(dout2); reg 5:0 q1; reg newclk; reg 4:0 clk_cnt; / 時鐘分頻 always(posedge clk) begin newclk <= clk_cnt4; clk_cnt <= clk_cnt+1; end /地址計數(shù)器q1 always(posedge newclk) begin q1<=q1+1; endendmodule生成的元件圖：1.3.6 波形選擇模塊模塊程序如下：module duoxuan (clk2,

7、rst2,A1,A0,q1,q2,q3,data);input clk2;input rst2;input A1,A0;input6:0 q1,q2,q3;output 6:0data; reg 6:0 data; always (posedge clk2 or negedge rst2) begin if(!rst2) data=7'd0; else begin case(A1,A0) 2'b00 : data=q1; 2'b01 : data=q2; 2'b10 : data=q3; 2'b11 : data=0; endcase end end e

8、ndmodule生成的元件圖：2方案實施reset為復位信號，clk為時鐘信號，sel波形選擇信號輸入口。具體的實現(xiàn)效果為當信號reset為低電平時，既復位端無效。當sel信號為000時選擇三角波信號產生模塊，波形由選擇模塊choice上的q7.0輸出，數(shù)字信號波形如圖1所示。圖 1三角波當sel信號為001選擇方波信號產生模塊，波形由選擇模塊choice上的q7.0輸出，數(shù)字信號波形如圖2所示圖2方波當sel信號為010選擇正弦波信號產生模塊，波形由選擇模塊choice上的q7.0輸出，數(shù)字信號波形如圖3所示。圖3正弦波3結果與結論 仿真結果，經過多次調試達到預期效果。本次設計采用了模塊化的設計方法，將各個模塊分開來設計，設計并仿真好一個模塊的電路后再設計另外一