計算機組成原理復習要點復習必過

1、計算機組成原理復習要點一、 題型分布選擇題 20分；填空題 30分；判斷題 10分；計算題 20/25分；簡答題 20/15分二、 每章重點內(nèi)容第一章 概述1、什么是計算機組成計算機組成邏輯組成物理組成設備級組成版塊級組成芯片級組成元件級組成設備級組成寄存器級組成2、諾依曼體系結構計算機的特點（1）硬件由五大部份組成（運算器、控制器、存儲器、輸入設備、輸出設備）。（2）軟件以2#表示。（3）采用存儲程序 所有的程序預先存放在存儲器中,此為計算機高速自動的基礎； 存儲器采用一維線性結構； 指令采用串行執(zhí)行方式。 控制流（指令流）驅(qū)動方式；（4）非諾依曼體系結構計算機數(shù)據(jù)流計算機多核(芯)處理機的

2、計算機3、計算機系統(tǒng)的層次結構（1）從軟、硬件組成角度劃分層次結構（2）從語言功能角度劃分的層次結構虛擬機：通過軟件配置擴充機器功能后，所形成的計算機，實際硬件并不具備相應語言的功能。第二章 數(shù)據(jù)表示1、各種碼制間的轉(zhuǎn)換及定點小數(shù)和定點整數(shù)的表示范圍（1）原碼：計算規(guī)則：最高位表示符號位；其余有效值部分以2#的絕對值表示。如：（+0.1011）原=0.1011; （-0.1001）原=1.1001（+1011）原 = 01011; （-1001）原 =11001 注意：在書面表示中須寫出小數(shù)點，實際上在計算機中并不表示和存儲小數(shù)點。原碼的數(shù)學定義若定點小數(shù)原碼序列為X0.X1X2.Xn共n+1

3、位數(shù)，則： X原=X 當 1 >X0 X原=1-X=1+|x| 當 0X>-1若定點整數(shù)原碼序列為X0X1X2.Xn共n+1位數(shù)，則： X原=X 當 2n >X0 X原=2n-X=2n+|x| 當 0X>-2n說明：在各種碼制（包括原碼）的表示中需注意表示位數(shù)的約定，即不同的位數(shù)表示結果不同，如：以5位表示，則（-0.1011）原=1.1011以8位表示，則（-0.1011）原=1.10110000的原碼有二種表示方式： 小數(shù)：（+0.0000）原=0.0000，（-0.0000）原=1.0000 整數(shù)：（+00000）原 =00000， （-00000）原=10000

4、符號位不是數(shù)值的一部分，不能直接參與運算，需單獨處理。約定數(shù)據(jù)位數(shù)的目的是約定數(shù)據(jù)的表示范圍，即： 小數(shù)：-1 < X < 1 整數(shù)：-2n < X < 2n（2）反碼：計算規(guī)則：正數(shù)的反碼與原碼同；負數(shù)的反碼是原碼除最高位（符號位）外，各位求反。如：正數(shù)：（+0.1011）原=（+0.1011）反=0.1011; 負數(shù)：(-0.1001)原=1.1001，則(-0.1001)反=1.0110反碼的數(shù)學定義若定點小數(shù)反碼序列為X0.X1X2.Xn共n+1位數(shù)，則： X反=X 當 1 >X0 X反=（2-2-n）+X 當 0X>-1若定點整數(shù)反碼序列為X0X1

5、X2.Xn共n+1位數(shù)，則： X反=X 當 2n >X0 X反=（ 2n -1）+X 當 0X>- 2n（3）補碼：計算規(guī)則：正數(shù)的補碼與原碼同；負數(shù)的補碼是反碼的最低加1。如：正數(shù): (+0.1011)原=(+0.1011)反=(+0.1011)補=0.1011; 負數(shù)： (-0.1001)原=1.1001 (-0.1001)反=1.0110 (-0.1001)補=1.0111數(shù)學定義 （X）補=M+X （MOD M） 其中：M表示模，即容器的最大容量。若定點小數(shù)補碼序列為X0.X1X2.Xn共n+1位數(shù)，則 M=2；若定點整數(shù)補碼序列為X0X1X2.Xn共n+1位數(shù)，則 M=

6、2n+1 2、為什么計算機中數(shù)值類型的數(shù)據(jù)以補碼表示補碼的符號位是數(shù)值的一部分，可以參與運算。0的補碼表示具有唯一性。補碼的表示范圍比原碼、反碼大。3、常見尋址方式的特點（1）尋址方式：獲得指令或操作數(shù)的方式。（2）指令尋址：由程序計數(shù)提供即將要執(zhí)行的指令的地址。（3）操作數(shù)尋址：與具體的尋址方式有關。操作數(shù)尋址方式應說明是源操作數(shù)還是目標操作數(shù)的尋址方式。4、采用多種尋址方式的目的（縮短指令長度，擴大尋址空間，提高編程靈活性）縮短指令長度,擴大尋址空間,提高編程的靈活性。5、如何減少指令中地址數(shù)的方法采用隱地址（隱含約定）可以簡化指令地址結構，即減少指令中的顯地址數(shù)。6、外設的編址方式（在任

7、何一種方式每個外設都有一個獨立的地址）（1）I/O與主存統(tǒng)一編址，即I/O是看作是主存的延伸。（2）I/O與主存單獨編址： I/O編址到設備級，即一個I/O只有一個地址。 I/O編址到寄存級，即一個I/O有多個地址。7、指令系統(tǒng)優(yōu)化的趨勢（CISC、RISC）（1）CISC(復雜指令系統(tǒng)計算機)從編程角度出發(fā)，希望指令系統(tǒng)中包含的指令盡可能多，每條指令中的操作信息盡可能多。該類指令系統(tǒng)一般包含300-500指令。為提高機器效率，采用了向量化、超標量、超長指令字等技術。（2）指令系統(tǒng)的發(fā)展趨勢早期：面向用戶編程，采用CISC技術現(xiàn)代：面向系統(tǒng)、向高級語言靠近，采用RISC技術（3）實際上CISC

8、和RISC均是當前的發(fā)展(優(yōu)化)趨勢 第三章 存儲器1、 存儲器的按工作原理和存取方式的分類（1）物理原理分類：A、磁芯 B、半導體存儲器C、磁表面存儲器D、光盤存儲器E、其它存儲器（2）存取方式的劃分：A、隨機存取存儲器（RAM）B、只讀存儲器（ROM）C、順序存取存儲器（SAM）D直接存取存儲器（DAM）2、 存儲器的三級層次結構及各層次的功能（1）主存:基本要求：隨機訪問、工作速度快、具有一定容量； 功能：存放當前執(zhí)行的指令和數(shù)據(jù)。（2）外存:基本要求：容量大、成本低、一定的速度 功能：長期保存數(shù)據(jù)；作為主存的外援存儲器。 外存也可采用多級存儲結構。（3）cache:基本要求：速度足夠快

9、、一定容量 功能：CPU與主存的緩沖，匹配主存與CPU的速度。 內(nèi)容：是當前主存中最活躍數(shù)據(jù)的副本。 內(nèi)容形成的依據(jù)： 程序局部性原理：時間和空間局部性。3、 靜態(tài)與動態(tài)存儲器間的區(qū)別、動態(tài)存儲器為什么還需要刷新及刷新有分類（1）根據(jù)信息表示方式分為：動態(tài)存儲器(DRAM):以電容中的電荷表示信息,需動態(tài)刷新；靜態(tài)存儲器(SRAM):以雙穩(wěn)態(tài)信息。（2）需動態(tài)刷新：因為動態(tài)存儲器是依靠電容上的存儲電荷暫存信息，而電容上存儲的電荷會逐漸減變?nèi)跛孕枰⑿隆＃?）刷新的分類：A、集中刷新B、分散刷新C、異步刷新。 4、 校驗碼：奇偶、循環(huán)校驗碼（CRC）計算（1） 奇/偶校驗： 奇/偶校驗：使校驗

10、碼中“1”的個數(shù)和為奇/偶數(shù),主要用于主存校驗。 例：有效信息：01101011，則 奇校驗碼：011010110 偶校驗碼：011010111（2）循環(huán)校驗碼A、編碼原理： 現(xiàn)假設有： 有效信息：M ； 除數(shù)G（生成多項式） 有： M/G=Q+R/G 此時，可選擇R作為校驗位，則MR即為校驗碼。B、校驗原理： （M-R）/G=Q+0/G 說明：以接收到的校驗碼除以約定的除數(shù)，若余數(shù)為0，則可認為接收到的數(shù)據(jù)是正確的。例：有效信息1101，生成多項式樣1011，求循環(huán)校驗碼解： 有效信息1101(k=4)，即M(x)=x3+x2+x0 生成多項式1011(r+1=4,即r=3),即G(x)=x

11、3+x1+x0 M(x)·x3=x6+x5+x3，即1101000（對1101左移三位） M(x)·x3/G(x)=1101000/1011=1111+001/1011 即1010的CRC是：1101001 循環(huán)校驗碼的來源余數(shù)與出錯序號間處理存在對應模式，該模式只與只與碼制和生成多項式有關，與具體的碼字無關。生成多項式滿足的條件：任一位發(fā)生錯誤都應使余數(shù)不為0；不同的位發(fā)生的錯誤余數(shù)應不同。用的生成多項式：CCITT：G(x)=x16+x15+x2+1IEEE：G(x)=x16+x12+x5+15、 存儲器的擴展(1)位擴展：例：2K×4芯片組成2K×

12、8特點： (1)片選信號連接在一起，二個芯片分別提供高低位的數(shù)據(jù)； (2)芯片的地址線直接與AB按位連接。(2) 字擴展例：2K×4芯片組成4K×4特點：AB高位地址通過譯碼形成芯片的片選信號；AB低位地址通過譯碼連接芯片的低位地址；(3) 綜合擴展 例：4K×4芯片組成16K×86、 數(shù)據(jù)傳輸率的計算R=(單位bps)7、 提高存儲性能（速度、容量）的措施 A、雙端口存儲器,B、并行主存系統(tǒng)C、高速緩存D、虛擬存儲E、相聯(lián)存儲技術等。8、 高速緩存的功能及替換算法（1）高速緩存的功能：提供的是cpu與內(nèi)存的一個緩存。（2）替換算法：1先進先出算法(FI

13、FO)2近期最少使用算法(LRU)p命中率=9、Cache與內(nèi)存在直接映像方式中怎樣將內(nèi)存地址轉(zhuǎn)換為Cache地址A、直接映像B、全相聯(lián)映像C、組相聯(lián)映像。10、虛擬存儲器的分類A、頁式虛存儲器B、段式虛擬存儲器C、段頁式虛擬存儲器。第四章CPU1、為什么會產(chǎn)生溢出、及溢出的解決方法、正負溢出的概念（1）產(chǎn)生溢出的原因：需表示的數(shù)據(jù)或運算結果超出了正常表示范圍（2）溢出的解決方法：多符號位；（3）正溢出：兩個正數(shù)相加而絕對值超出允許的表示范圍；（4）負溢出：兩個負數(shù)相加而絕對值超出允許的表示范圍。2、補碼加減法的依據(jù)X補+Y補=(X+Y)補 和 X補-Y補=X補+(-Y)補。3、串行和并行加法

14、的原理串行加法原理如下：C1= G1 +P1C0 ；其中C0=0 C2= G2 +P2C1 ···· Cn= Gn +PnCn-1i=Ai Bi Ci-1并行加法原理如下:C1 = G1 +P1C0 C2 = G2 +P2C1= G2 +P2G1 +P2P1C0 C3 = G3 +P3C2= G3 +P3G2 +P3P2G1 +P3P2P1C0 C4 = G4 +P4C3 = G4 +P4G3 +P4P3G2 +P4P3P2G1+P4P3P2P1C0 ···· 而i=Ai Bi Ci-1 .4、一位原碼乘法的計算及

15、運算特點(1)數(shù)學原理： 兩個原碼數(shù)相乘,其乘積的符號為相乘兩數(shù)符號的異或值,數(shù)值等于兩數(shù)絕對值之積。 假設 X原=X0.X1X2.Xn ， Y原=Y0.Y1Y2.Yn，則有： X·Y原= (X0Y0).(X1X2.Xn)·(Y1Y2.Yn)(2)算法：假設X=0.X1X2.Xn ，Y=0.Y1Y2.Yn，即均為正純小數(shù) X·Y= X·0.Y1Y2.Yn = X·（2-1Y1+2-2Y2+.+2-n+1Yn-1+2-nYn） = X·（2-nYn+2-n+1Yn-1+.+2-2Y2+2-1Y1） = (.(0+ Yn X)2-1+Yn

16、-1X)2-1)+.)+Y2X)2-1)+Y1X)2-1) 根據(jù)上述計算過程，可得算法如下： A0=0 A1=（A0+YnX)2-1 A2=（A1+Yn-1X)2-1 . An-1=（An-2+Y2X)2-1 An =（An-1+Y1X)2-1 積X·Y=An (3)運算特點符號位和絕對值分別獨立運算。5、主機與外設間的連接方式（1）輻射型（2）總線型（3）通道型6、數(shù)據(jù)傳送方式（1） 以打印機為例說明中斷方式數(shù)據(jù)的傳輸過程（2） DMA方式的特點及應用DMA方式的特點：傳送速率快，操作簡單；應用：高速外部設備與主存儲器之間的簡單批量數(shù)據(jù)傳送。中斷的響應過程、區(qū)別中斷處理與中斷服務7

17、、 中斷的響應過程、區(qū)別中斷處理與中斷服務（1） 中斷的響應過程 置位中斷優(yōu)先級有效觸發(fā)器，即關閉同級和低級 中斷： 調(diào)用入口地址，斷點入棧，相當于LCALL指令； 進入中斷服務程序。（2）中斷處理就是執(zhí)行中斷服務程序，從中斷入口地址開始執(zhí)行，直到返回指令(RETI)為止。此過程一般包括三部分內(nèi)容，一是保護現(xiàn)場，二是處理中斷源的請求，三是恢復現(xiàn)場。（3）中斷服務是要完成處理的事務，用戶根據(jù)需要編寫中斷服務程序，程序中要注意將主程序中需要保護的寄存器內(nèi)容進行保護8、 控制器的功能CPU內(nèi)部控制功能的寄存器及相應的功能硬件系統(tǒng)時序?qū)哟蔚膭澐旨案鲗哟未蔚暮x控制器的分類及各自的優(yōu)缺點指令流程（MOV

18、和運算類雙操作數(shù)指令）微程序控制器的基本思想9、 CPU內(nèi)部控制功能的寄存器及相應的功能（1） PC：程序計數(shù)器，用來指示指令在存儲器中的存放位置。（2） IR：指令寄存器，用來存放當前正在執(zhí)行的指令，它的輸出包括操作信息、地址信息等。（3） PSW：程序狀態(tài)寄存器，用來記錄現(xiàn)行程序的運行狀態(tài)和指示程序的工作方式。10、 硬件系統(tǒng)時序?qū)哟蔚膭澐旨案鲗哟未蔚暮x（1） 指令周期：執(zhí)行一條指令所需的時間，一般由若個個機器周期（工作周期）組成，是從取指令、分指令到執(zhí)行指令完所需的全部時間。（2） 工作周期：完成一個階段性的任務所需時間。（3） 時鐘周期：完成一個基本操作所需時間。（4） 定時脈沖：啟

19、?？刂七壿嫷臅r鐘脈沖。（工作脈沖：決定一個周期的長短）11、 控制器的分類及各自的優(yōu)缺點（1） 組合邏輯控制A、 優(yōu)點：思路簡單、可用于實現(xiàn)任一指令系統(tǒng)。B、 缺點：*控制器的核心零亂、繁瑣，設計效率低，檢查調(diào)試困難。*不易擴展和修改。（2） 微程序控制A 、優(yōu)點： *用規(guī)整的存儲邏輯結構代替硬連邏輯，有利于設計自動化。 *易于修改與擴展，靈活，通用性強。 *適用性作素列機的控制器。 *可靠性高，易于診斷與維護。B、缺點： *速度慢，效率低。 *由于增加了相關的微程序控制部件，成本較高。12、 指令流程（MOV和運算類雙操作數(shù)指令）（1）MOV3、DT 由目的操作數(shù)的尋址方式確定DT的指令流程

20、：若目的數(shù)在內(nèi)存中，則將目的數(shù)的地址送到MAR；若目的數(shù)在R中，則省略。 4、ET由源操作數(shù)、目的操作數(shù)的尋址方式及操作碼共同確定ET的指令流程。源數(shù)可在R中(SR)或內(nèi)存中(SR);目的數(shù)可在R中(DR)或內(nèi)存中(DR)。由源數(shù)和目的數(shù)的位置可以有下列四種類型：（2）雙操作數(shù)指令包括：ADD、SUB、OR、AND、EOR。雙操作數(shù)指令的FT和ST的流程與MOV指令完全相同。下面只描述DT及ET的指令流程。1、DT由目的操作數(shù)的尋址方式確定DT的指令流程：若目的數(shù)在內(nèi)存中，則將目的數(shù)送到D；若目的數(shù)在R中，則省略。 2、ET由源操作數(shù)、目的操作數(shù)的尋址方式及操作碼共同確定ET的指令流程。源數(shù)可

21、在R中(SR)或內(nèi)存中(SR);目的數(shù)可在R中(DR)或內(nèi)存中(DR)。由源數(shù)和目的數(shù)的位置可以有下列四種類型。其中：Rs 表示源寄存器； Rd 表示目的寄存器。13、 微程序控制器的基本思想（1）機器指令由微程序解釋；微程序由微指令組成，每條微指令中可包含多個微命令；微命令控制實現(xiàn)微操作。（2）微指令以代碼(微碼)存儲在ROM中，該ROM稱為控制存儲器（CM）。9、 I/O系統(tǒng)1、總線的分類及接口的分類 （1）總線的分類A、按據(jù)傳送格式分類：串行總線；并行總線 B、按時序控制方式分類：同步總線；異步總線（2）接口的分類A、按數(shù)據(jù)傳送格式劃分并行接口：接口與系統(tǒng)總線及I/O間均以并行方式傳送數(shù)

22、據(jù)。串行接口：接口與I/O間以串行方式，而與系統(tǒng)總線間以并行方式傳送數(shù)據(jù)。B、按時序劃分同步接口：與同步總線連接的接口，接口與系統(tǒng)總線間的數(shù)據(jù)傳送由統(tǒng)一的時序信號(由CPU或?qū)ｉT的系統(tǒng)總線時序信號)控制。異步接口：與異步總線連接的接口，接口與系統(tǒng)總線間的傳送采用異步應答的工作方式。C、按信息的傳送控制方式劃分中斷接口、DMA接口、磁盤存儲接口等。*I/O接口的基本功能(1)尋址：將地址信息譯碼為I/O或接口中的寄存器的選中信號。(2)數(shù)據(jù)傳送與緩沖(速度匹配)(3)數(shù)據(jù)格式變換、電平變換等預處理(4)控制邏輯：接口對主機發(fā)送的命令字進行解釋，并將產(chǎn)生的操作命令發(fā)送給I/O；將I/O及接口的狀態(tài)

23、信息送回CPU。如在中斷接口中有中斷請求信號產(chǎn)生、中斷屏蔽、優(yōu)先排隊等部件。2、總線的概念及分時共享的含義、總線的組成總線（Bus）是計算機各種功能部件之間傳送信息的公共通信干線，它是由導線組成的傳輸線束， 按照計算機所傳輸?shù)男畔⒎N類，計算機的總線可以劃分為數(shù)據(jù)總線、地址總線和控制總線，分別用來傳輸數(shù)據(jù)、數(shù)據(jù)地址和控制信號。總線是一種內(nèi)部結構，它是cpu、內(nèi)存、輸入、輸出設備傳遞信息的公用通道，主機的各個部件通過總線相連接，外部設備通過相應的接口電路再與總線相連接，從而形成了計算機硬件系統(tǒng)。在計算機系統(tǒng)中，各個部件之間傳送信息的公共通路叫總線，微型計算機是以總線結構來連接各個功能部件的。3、P

24、CI總線的仲裁方式當多個設備競爭總線時，由總線仲裁器進行仲裁，在微機中就是南北橋芯片組。仲裁方式分集中和競爭二種方式。（1）集中式仲裁：分配原則是：優(yōu)先級高的設備可以剝奪優(yōu)先級低的設備的總線使用權。當仲裁器接收到總線請求時，就發(fā)出總線授權信號。設備的優(yōu)先級由設備和仲裁器的邏輯距離決定。當設備較多時，可采用分級仲裁方式。（2）競爭式仲裁分配原則：優(yōu)先級不同的設備同時申請總線，則分配給高優(yōu)先級的設備；先來先占用：誰先搶占總線，只要該設備沒有釋放總線，則其它優(yōu)先級高的設備不能強行占用總線。4、中斷接口的模型及工作過程中斷接口的模型（1）設備選擇電路 是一個譯碼器，用于選擇接口中的某一個寄存器。（2）

25、命令字寄存器 用于接收CPU發(fā)送的命令字，一般用于初始化接口，如數(shù)據(jù)的輸入/出方向、工作方式(R或W)等。（3）狀態(tài)字寄存器 用以記錄、反映設備與接口的運行狀態(tài)，作為CPU執(zhí)行I/O程序的依據(jù)。（4）數(shù)據(jù)緩沖寄存器 作為主機與I/O間數(shù)據(jù)傳送的緩沖。 其容量稱為緩沖深度。若對緩沖深度要求較高，則可采用半導體存儲器作為緩沖區(qū)。 （5）其它控制邏輯 接口不同，則該邏輯不同，屬接口中不規(guī)整的部分，一般有如下部分： A、中斷請求IRQ的產(chǎn)生 B、與主機間的應答邏輯 C、控制時序，包括振蕩電路、分頻電路。 D、面向設備的某些特殊邏輯。如對機電性的設備所需的電機的啟動、停止、正轉(zhuǎn)、反轉(zhuǎn)、加速，數(shù)據(jù)格式的轉(zhuǎn)換，電平信號的轉(zhuǎn)換等 E、智能控制器。功能復雜的接口，常使用通用的微處理器、單片機或?qū)Ｓ每刂破鞯刃酒c半導體存儲器構成可編程的控制器。（6）中斷控制器 現(xiàn)通常采用8259A芯片。*模型接口的抽象工作過程： （1）初始化接口與中斷控制器：CPU