EDA技術(shù)與PLD設(shè)計

1、1/82/83/8可編程邏輯器件開房流程可編程邏輯器件開房流程原理圖/VHDL文本編輯綜合FPGA/CPLD適配FPGA/CPLD編程下載編程下載FPGA/CPLD器件和電路系統(tǒng)時序與功能門級仿真1、功能仿真、功能仿真2、時序仿真、時序仿真邏輯綜合器邏輯綜合器結(jié)構(gòu)綜合器結(jié)構(gòu)綜合器1、isp方式下載方式下載 2、JTAG方式下載方式下載 3、針對、針對SRAM結(jié)構(gòu)的配置結(jié)構(gòu)的配置 4、OTP器件編程器件編程 功能仿真功能仿真4/82.4 MAX+plusII概述概述圖形或圖形或HDL編輯器編輯器MAX+plusII設(shè)計流程設(shè)計流程編譯網(wǎng)表提取、數(shù)據(jù)庫建立、邏輯綜合、邏輯分割、適配延時網(wǎng)表提取、編

2、程文件匯編編編 程程 器器設(shè)設(shè) 計計 輸輸 入入綜合或綜合或 編編 輯輯適適 配配 器器 件件下下 載載仿仿 真真5/8 本節(jié)主要介紹當(dāng)今廣泛使用的以開發(fā)本節(jié)主要介紹當(dāng)今廣泛使用的以開發(fā)FPGAFPGA和和CPLDCPLD為主的為主的EDAEDA工具，及部分關(guān)于工具，及部分關(guān)于ASICASIC設(shè)計的設(shè)計的EDAEDA工具。工具。 EDAEDA工具大致可以分為如下工具大致可以分為如下5 5個模塊：個模塊：設(shè)計輸入編輯器設(shè)計輸入編輯器仿真器仿真器HDL綜合器綜合器適配器適配器(或布局布線器或布局布線器)下載器下載器常用常用EDA工具軟件工具軟件6/8設(shè)計輸入編輯器設(shè)計輸入編輯器HDL綜合器綜合器性

3、能良好的性能良好的FPGA/CPLD設(shè)計的設(shè)計的HDL綜合器有如下三種：綜合器有如下三種： Synopsys公司的公司的FPGA Compiler、FPGA Express綜合器。綜合器。 Synplicity公司的公司的Synplify Pro綜合器。綜合器。 Mentor子公司子公司Exemplar Logic的的LeonardoSpectrum綜合器。綜合器。綜合器的使用也有兩種模式：綜合器的使用也有兩種模式：圖形模式和命令行模式圖形模式和命令行模式(Shell模式模式)。常用常用EDA工具軟件工具軟件7/8仿真器仿真器 按處理的硬件描述語言類型分，按處理的硬件描述語言類型分，HDL仿真

4、器可分為：仿真器可分為：(1) VHDL仿真器。仿真器。(2) Verilog仿真器。仿真器。(3) Mixed HDL仿真器仿真器(混合混合HDL仿真器，同時處理仿真器，同時處理Verilog與與VHDL)。 (4) 其他其他HDL仿真器仿真器(針對其他針對其他HDL語言的仿真語言的仿真)。 按仿真的電路描述級別的不同，按仿真的電路描述級別的不同，HDL仿真器可以單獨(dú)或綜仿真器可以單獨(dú)或綜合完成以下各仿真步驟：合完成以下各仿真步驟： (1) 系統(tǒng)級仿真。系統(tǒng)級仿真。 (2) 行為級仿真。行為級仿真。 (3) RTL級仿真。級仿真。 (4) 門級時序仿真。門級時序仿真。常用常用EDA工具軟件工具軟件8/8適配器適配器(布局布線器布局布線器)下載器下載器(編程器編程器) 適配器的任務(wù)是完成目標(biāo)系統(tǒng)在器件上的布局布線。適適配器的任務(wù)是完成目標(biāo)系統(tǒng)在器件上的布局布線。適配，即結(jié)構(gòu)綜合通常都由可編程邏輯器件的廠商提供的專配，即結(jié)構(gòu)綜合通常都由可編程邏輯器件的廠商提供的專門針對器件開發(fā)的軟件來完成。這些軟件可以單獨(dú)或嵌入門針對器件開發(fā)的軟件來完成