《嵌入式系統(tǒng)原理》試題B(2013秋)(共5頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上 電子科技大學(xué)成都學(xué)院二零一三至二零一四學(xué)年第一學(xué)期 嵌入式系統(tǒng)原理B卷 課程考試題（120分鐘） 閉卷 考試時間： 一二三四五六七八九十總分評卷教師一選擇題（2分/題，共40分）1. 和PC機(jī)系統(tǒng)相比，下列哪點(diǎn)不是嵌入式系統(tǒng)所特有的（ C ）。A. 系統(tǒng)內(nèi)核小 B. 專用性強(qiáng) C. 可執(zhí)行多任務(wù) D. 系統(tǒng)精簡 2. 關(guān)于ARM內(nèi)核描述錯誤的是（A ）。 A. CISC微處理器 B. 功耗低 C. 性價比高 D. 代碼密度高 3. 下面是有關(guān) SRAM 和 DRAM 的敘述 I. DRAM 存儲單元的結(jié)構(gòu)比 SRAM 簡單 II . DRAM 比 SRAM 成本高

2、III. DRAM 比 SRAM 速度快 IV. DRAM 要刷新，SRAM 不要刷新 其中正確的是（ D ）。 A. I 和 II B. II 和 III C. III 和 IV D. I 和 IV4. 用于通用的中斷處理的模式是（ A ）。 A. IRQ模式 B. FIQ模式 C. 用戶模式 D. 系統(tǒng)模式5. 條件碼PL的含義是（C ）。A. 帶符號數(shù)大于或等于 B. 無符號數(shù)大于或等于C. 正數(shù)或零 D. 未溢出6. 若想將中斷請求寄存器相應(yīng)位清零，該如何操作（ C ）A. 寫1到中斷服務(wù)請求寄存器相應(yīng)位B. 寫0到中斷服務(wù)請求寄存器相應(yīng)位C. 寫1到中斷服務(wù)清除寄存器相應(yīng)位D. 寫0

3、到中斷服務(wù)清除寄存器相應(yīng)位7.以下哪條指令是只帶返回的跳轉(zhuǎn)指令（D ）。A. BX B. B C. BLX D. BL 8. 在ARM體系結(jié)構(gòu)中，_寄存器作為連接寄存器，當(dāng)進(jìn)入子程序時或者處理器響應(yīng)異常的時候，用來保存PC的返回值；_寄存器作為處理器的程序計(jì)數(shù)器指針。（ C ）A. R0，R14 B. R13，R15 C. R14，R15 D. R14，R0 9. 以下敘述正確的是（ C）。A. 宿主機(jī)與目標(biāo)機(jī)之間只需建立邏輯連接即可B. 在嵌入式系統(tǒng)中，調(diào)試器與被調(diào)試程序一般位于同一臺機(jī)器上C. 在嵌入式系統(tǒng)開發(fā)中，通常采用的是交叉編譯器D. 宿主機(jī)與目標(biāo)機(jī)之間的通信只有串口和并口兩種方式1

4、0. RS232C串行通信總線的電氣特性要求總線信號采用（B ）。A. 正邏輯 B. 負(fù)邏輯 C. 高電平 D. 低電平 11. 以下關(guān)于嵌入式系統(tǒng)bootloader理解錯誤的是（ B ）。A. bootloader功能之一是建立操作系統(tǒng)運(yùn)行的初始環(huán)境B. bootloader是通用的C. 有些bootloader支持多CPUD. 是系統(tǒng)加電后運(yùn)行的第一段軟件代碼 12. ARM 7系列微處理器采用了三級流水線結(jié)構(gòu)：當(dāng)一條指令被譯碼時，上一條指令正被（ D ）。 A. 取指 B. 譯碼 C. 執(zhí)行 D. 訪存13. FIQ中斷的入口地址是（C ）。A. 0xC B. 0xC. 0x D. 0

5、x14. 存儲一個32位數(shù)0x到3000H3003H四個字節(jié)單元中，若以小端模式存儲，則3000H存儲單元的內(nèi)容為（ D ）。A. 0x00 B. 0x45 C. 0x78 D. 0x12 15. 以下描述正確的是（C ）。 A.SRAM需要動態(tài)刷新 B.SDRAM是掉電不易失的存儲器 C.FLASH在寫入之前必須擦除 D.EEPROM是只讀的 16. 判斷運(yùn)算結(jié)果是負(fù)數(shù)的CPSR標(biāo)志位是（A ）。A.N位 B.Z位 C.C位 D.V位17. USB總線屬于（ B ）。A. 片總線 B. 外總線 C. 內(nèi)總線 D. 并行總線18. 以S3C44B0X的定時器5為例，要求產(chǎn)生1ms的定時間隔。主

6、時鐘頻率MCLK為60MHz；預(yù)定標(biāo)器和分頻器均采用缺省設(shè)置，定時初值為（ A ）。 A. 30000 B. 60000 C. 15000 D. 19. 以下關(guān)于嵌入式系統(tǒng)理解正確的是（D ）。 A. 嵌入式系統(tǒng)的運(yùn)行平臺都是通用計(jì)算機(jī) B. 嵌入式系統(tǒng)的軟件和硬件相對獨(dú)立 C. 嵌入式系統(tǒng)具有通用處理器、標(biāo)準(zhǔn)總線和外設(shè) D. 嵌入式系統(tǒng)一般不能再編程 20. 在嵌入式處理器與外部設(shè)備接口中，使用2根線實(shí)現(xiàn)多對多雙向收發(fā)的是（A ）。 A. I2C B. UART C. SPI D. USB二簡答題（5分/題，共30分）1. 簡述嵌入式系統(tǒng)的概念及其特點(diǎn)。2.簡述嵌入式系統(tǒng)設(shè)計(jì)過程的基本流程。

7、 3. ARM微處理器異常的響應(yīng)和返回過程4. 存儲器有哪些性能指標(biāo)？試比較常用的處理器特點(diǎn)。5RS232雙機(jī)互聯(lián)示意圖如圖1所示，寫出其利用硬件握手進(jìn)行發(fā)送和接收數(shù)據(jù)的過程。圖16.敘述存儲器譯碼擴(kuò)展地址的步驟。三 詳述題（共30分）1(10分)如圖1為單周期存儲器讀時序圖。CLK為時鐘信號，上升沿有效；RD為讀信號，高電平有效。如果主設(shè)備要求的建立時間，保持時間，則此系統(tǒng)最高的時鐘頻率為多少？能否滿足保持時間的要求？參考功能描述最小值最大值單位t0rd延遲時間510nst1rd持續(xù)時間60nst2rd到有效數(shù)據(jù)輸出30nst3data持續(xù)時間510ns 圖12.（20分）下圖為一個跑馬燈實(shí)驗(yàn)的硬件電路，請?jiān)O(shè)計(jì)相應(yīng)的軟件程序，要求實(shí)現(xiàn)按照PD0至PD7的順序依次點(diǎn)亮每一盞燈（即PD0亮-> PD0、PD1亮-> PD0、PD1、PD2亮-> ->PD0PD6亮-> PD0PD7亮），至八