FPGA-三人投票表決器實(shí)驗(yàn)報(bào)告(共3頁(yè))_第1頁(yè)
FPGA-三人投票表決器實(shí)驗(yàn)報(bào)告(共3頁(yè))_第2頁(yè)
FPGA-三人投票表決器實(shí)驗(yàn)報(bào)告(共3頁(yè))_第3頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

精選優(yōu)質(zhì)文檔-傾情為你奉上實(shí)驗(yàn)報(bào)告一 實(shí)驗(yàn)名稱(chēng)三人投票表決器的實(shí)現(xiàn)二 實(shí)驗(yàn)?zāi)康?） 熟練掌握QUARTUSII的操作方法2） 了解VHDL程序書(shū)寫(xiě)基本語(yǔ)法規(guī)則3） 熟悉原理圖繪制的方法4） 學(xué)會(huì)波形仿真驗(yàn)證結(jié)果三 實(shí)驗(yàn)原理設(shè)開(kāi)關(guān)狀態(tài)0，1代表三人投票情況s1，s2，s3，二極管的亮滅代表投票結(jié)果win，lose。畫(huà)卡諾圖（表1）：S1s2s3000111100001010111表格 1化簡(jiǎn)卡諾圖得:win=s1s2+s2s3+s1s3則：lose=win四 實(shí)驗(yàn)過(guò)程1） 創(chuàng)建工程2） 新建VHDL文件，輸入程序，結(jié)果見(jiàn)圖表1：圖表 13） 編譯工程，查看RTL，見(jiàn)圖表2圖表 24） 創(chuàng)建波形仿真文件，設(shè)置s1,s2,s3的波形，進(jìn)行仿真，查看結(jié)果見(jiàn)圖表3：圖表 35）投票表決器除了可以用VHDL語(yǔ)言實(shí)現(xiàn)外還可以用原理圖進(jìn)行實(shí)現(xiàn)，見(jiàn)圖表4：圖表 45） 用原理圖法的實(shí)現(xiàn)接下來(lái)步驟同3）、4）6） 引腳分配7） 下載到試驗(yàn)箱，看結(jié)果五 實(shí)驗(yàn)總結(jié)注意事項(xiàng)：1） 修改完成VHDL文件或原理圖文件后在進(jìn)行下一步之前要對(duì)整個(gè)工程進(jìn)行編譯構(gòu)建2） 在波形仿真的時(shí)候選擇好每個(gè)引腳的波形后按波形仿真按鈕而不是編譯按鈕3） 在同

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論