選學(xué)第六章SoC原理與技術(shù)基礎(chǔ)

1、第六章第六章 SoC原理與設(shè)計基礎(chǔ)原理與設(shè)計基礎(chǔ)vSoC基本概念基本概念vSoC技術(shù)特點技術(shù)特點vSoC設(shè)計的關(guān)鍵技術(shù)設(shè)計的關(guān)鍵技術(shù) vSoC發(fā)展趨勢發(fā)展趨勢v基于基于FPGA的的SoC應(yīng)用技術(shù)應(yīng)用技術(shù) 片上總線片上總線 嵌入式嵌入式RISC CPU 軟件無線電軟件無線電 芯片級應(yīng)用系統(tǒng)芯片級應(yīng)用系統(tǒng)SoC基本概念基本概念vSoC（System on Chip） 片上系統(tǒng)片上系統(tǒng) 狹義：信息系統(tǒng)核心的芯片集成，將系統(tǒng)關(guān)鍵部件集狹義：信息系統(tǒng)核心的芯片集成，將系統(tǒng)關(guān)鍵部件集成在一塊芯片上成在一塊芯片上 廣義：微小型系統(tǒng)廣義：微小型系統(tǒng) SoC在集成電路在集成電路(IC)向集成系統(tǒng)向集成系統(tǒng)(IS

2、)轉(zhuǎn)變大方向下產(chǎn)生轉(zhuǎn)變大方向下產(chǎn)生 1994年年Motorola的的Flex Core系統(tǒng)系統(tǒng) 1995年年LSILogic公司為公司為Sony公司設(shè)計的公司設(shè)計的SoCSoC技術(shù)特點技術(shù)特點v半導(dǎo)體工藝技術(shù)的系統(tǒng)集成半導(dǎo)體工藝技術(shù)的系統(tǒng)集成 v軟件系統(tǒng)和硬件系統(tǒng)的集成軟件系統(tǒng)和硬件系統(tǒng)的集成 vSoC具有以下幾方面的優(yōu)勢，因而創(chuàng)造其產(chǎn)品價具有以下幾方面的優(yōu)勢，因而創(chuàng)造其產(chǎn)品價 值與市場需求：值與市場需求： 降低耗電量降低耗電量 減少體積減少體積 增加系統(tǒng)功能增加系統(tǒng)功能 提高速度提高速度 節(jié)省成本節(jié)省成本 SoC設(shè)計的關(guān)鍵技術(shù)設(shè)計的關(guān)鍵技術(shù) v總線架構(gòu)總線架構(gòu)vIP核復(fù)用核復(fù)用v軟硬件協(xié)同設(shè)

3、計軟硬件協(xié)同設(shè)計vSoC驗證驗證v可測性設(shè)計可測性設(shè)計v低功耗設(shè)計低功耗設(shè)計v超深亞微米電路實現(xiàn)超深亞微米電路實現(xiàn)v嵌入式軟件移植與開發(fā)嵌入式軟件移植與開發(fā)SoC發(fā)展趨勢發(fā)展趨勢vSoC芯片的規(guī)模一般遠大于普通的芯片的規(guī)模一般遠大于普通的ASIC ；vSoC仿真與驗證最復(fù)雜、最耗時，先進的設(shè)計與仿真與驗證最復(fù)雜、最耗時，先進的設(shè)計與仿真驗證方法成為仿真驗證方法成為SoC設(shè)計成功的關(guān)鍵；設(shè)計成功的關(guān)鍵； v除了那些無法集成的外部電路或機械部分以外，除了那些無法集成的外部電路或機械部分以外，其他所有的系統(tǒng)電路全部集成在一起；其他所有的系統(tǒng)電路全部集成在一起； v高度集成化、固件化；高度集成化、固件

4、化；v基于基于SoC開發(fā)平臺，最大程度系統(tǒng)重用。開發(fā)平臺，最大程度系統(tǒng)重用。 基于基于FPGA的的SoC應(yīng)用技術(shù)應(yīng)用技術(shù)v系統(tǒng)功能集成是系統(tǒng)功能集成是SoC的核心技術(shù)的核心技術(shù) v固件集成是固件集成是SoC的基礎(chǔ)設(shè)計思想的基礎(chǔ)設(shè)計思想 v嵌入式系統(tǒng)是嵌入式系統(tǒng)是SoC的基本結(jié)構(gòu)的基本結(jié)構(gòu) vIP是是SoC的設(shè)計基礎(chǔ)的設(shè)計基礎(chǔ) 片上總線片上總線vIP核互連一般采用總線的方式，這種總線稱為片核互連一般采用總線的方式，這種總線稱為片上總線（上總線（On-Chip Bus，OCB） ARM公司的公司的AMBA總線總線 Altera公司公司Avalon總線總線 IBM 公司的公司的CoreConnect

5、 總線總線 OpenCore組織的組織的Wishbone總線總線 OpenCore組織的組織的OPC總線總線片上總線片上總線vAMBA總線總線 Advanced Microcontroller Bus Architecture ARM公司設(shè)計的用于高性能嵌入式系統(tǒng)的總線標(biāo)準(zhǔn)，公司設(shè)計的用于高性能嵌入式系統(tǒng)的總線標(biāo)準(zhǔn)，獨立于處理器和制造工藝技術(shù)獨立于處理器和制造工藝技術(shù) 片上總線片上總線vAMBA總線總線 AHB (Advanced High Performance Bus) ASB (Advanced System Bus) APB (Advanced Perpheral Bus) 片上總線片

6、上總線vAVALON 總線總線 Altera在推出業(yè)內(nèi)第一個軟核在推出業(yè)內(nèi)第一個軟核Nios時開發(fā)的片上總線時開發(fā)的片上總線 一種簡單的總線協(xié)議，規(guī)定了主部件和從部件之間進一種簡單的總線協(xié)議，規(guī)定了主部件和從部件之間進行連接的端口和通信的時序行連接的端口和通信的時序 片上總線片上總線vCoreConnect總線總線 IBM公司設(shè)計的一種公司設(shè)計的一種SoC總線協(xié)議，能夠使處理器、內(nèi)總線協(xié)議，能夠使處理器、內(nèi)存控制器和外設(shè)在基于標(biāo)準(zhǔn)產(chǎn)品平臺設(shè)計中的集成和存控制器和外設(shè)在基于標(biāo)準(zhǔn)產(chǎn)品平臺設(shè)計中的集成和復(fù)用更加靈活，從而提高系統(tǒng)性能。復(fù)用更加靈活，從而提高系統(tǒng)性能。片上總線片上總線vCoreConn

7、ect總線總線 處理器局部總線處理器局部總線PLB (Proeessor Local Bus)：高速的高速的CPU核、高速存儲器控制器、仲裁器、高速的核、高速存儲器控制器、仲裁器、高速的DMA控控制器等高性能、寬帶寬的設(shè)備都連接在制器等高性能、寬帶寬的設(shè)備都連接在PLB上。上。 片內(nèi)外設(shè)總線片內(nèi)外設(shè)總線OPB (On-Chip Peripheral Bus)：低性低性能的設(shè)備都連接在能的設(shè)備都連接在OPB總線上總線上 。 器件控制寄存器總線器件控制寄存器總線DCR (Device Control Register)：配置配置PLB和和OPB主從設(shè)備中的狀態(tài)寄存器和控制寄主從設(shè)備中的狀態(tài)寄存器和

8、控制寄存器存器 。片上總線片上總線vWishbone總線總線 Silicore公司提出，現(xiàn)在已被移交給公司提出，現(xiàn)在已被移交給OpenCores組織組織維護維護 結(jié)構(gòu)十分簡單，它僅僅定義了一條高速總線結(jié)構(gòu)十分簡單，它僅僅定義了一條高速總線 用戶可以按需要自定義用戶可以按需要自定義Wishbone標(biāo)準(zhǔn)，如字節(jié)對齊方標(biāo)準(zhǔn)，如字節(jié)對齊方式、標(biāo)志位式、標(biāo)志位 等等 片上總線片上總線vWishbone總線互連方式總線互連方式 點到點（點到點（point-to-point）：）：用于兩用于兩IP核直接互連；核直接互連； 數(shù)據(jù)流（數(shù)據(jù)流（data flow）：）：用于多個串行用于多個串行IP核之間的數(shù)據(jù)核之

9、間的數(shù)據(jù)并發(fā)傳輸；并發(fā)傳輸； 共享總線（共享總線（shared bus）：）：多個多個IP核共享一條總線；核共享一條總線； 交叉開關(guān)（交叉開關(guān)（crossbar switch）：）：同時連接多個主從部同時連接多個主從部件，提高系統(tǒng)吞吐量。件，提高系統(tǒng)吞吐量。片上總線片上總線vWishbone總線總線 WISHBONE System-on-Chip (SoC) Interconnection Architecture for Portable IP Cores片上總線片上總線v典型主從設(shè)備連接典型主從設(shè)備連接v單個讀周期單個讀周期v單個寫周期單個寫周期片上總線片上總線vBIG ENDIAN片上總

10、線片上總線vLITTLE ENDIAN嵌入式嵌入式RISC CPUvAltera Nois系列系列vXilinx PowerPC（硬核）（硬核） PicoBlaze（8位微處理器軟核）位微處理器軟核） MicroBlaze（32位微處理器軟核，支持位微處理器軟核，支持CoreConnect總線的標(biāo)準(zhǔn)外設(shè)集合）總線的標(biāo)準(zhǔn)外設(shè)集合） 基于基于EDK開發(fā)：開發(fā)：EDK中提供的中提供的IP核均有相應(yīng)的設(shè)備驅(qū)核均有相應(yīng)的設(shè)備驅(qū)動和應(yīng)用接口，只需利用相應(yīng)函數(shù)庫，就可以編寫自動和應(yīng)用接口，只需利用相應(yīng)函數(shù)庫，就可以編寫自己的應(yīng)用軟件和算法程序；對于用戶自己開發(fā)的己的應(yīng)用軟件和算法程序；對于用戶自己開發(fā)的IP

11、核，核，需要自己編寫相應(yīng)的驅(qū)動和接口函數(shù)。需要自己編寫相應(yīng)的驅(qū)動和接口函數(shù)。 嵌入式嵌入式RISC CPUvGaisler Leon系列（系列（Sparc V8架構(gòu)，開源，完整的工具鏈）架構(gòu)，開源，完整的工具鏈）vSun OpenSparc（Sparc V9架構(gòu)，開源）架構(gòu)，開源）vOpencores OpenRisc ZPU（最小的（最小的32位位RISC軟核）軟核） 幾十種幾十種CPU軟核軟核軟件無線電軟件無線電v軟件無線電（軟件無線電（Software Radio） 在開放公共硬件平臺上利用可編程的軟件方法實現(xiàn)所在開放公共硬件平臺上利用可編程的軟件方法實現(xiàn)所需要的無線電系統(tǒng)。需要的無線電

12、系統(tǒng)。 基本思想：將寬帶模數(shù)變換器基本思想：將寬帶模數(shù)變換器(A/D)及數(shù)模變換器及數(shù)模變換器(D/A)盡可能地靠近射頻天線（模擬信號的數(shù)字化過程盡可盡可能地靠近射頻天線（模擬信號的數(shù)字化過程盡可能地接近天線能地接近天線 ） 通過軟件編程來完成傳送信息抽樣、量化、編碼通過軟件編程來完成傳送信息抽樣、量化、編碼/解碼、解碼、運算處理和變換。運算處理和變換。 通過軟件編程實現(xiàn)不同的信道調(diào)制方式的選擇通過軟件編程實現(xiàn)不同的信道調(diào)制方式的選擇,如調(diào)幅、如調(diào)幅、調(diào)頻、單邊帶、數(shù)據(jù)、跳頻和擴頻。調(diào)頻、單邊帶、數(shù)據(jù)、跳頻和擴頻。 通過軟件編程實現(xiàn)不同的保密結(jié)構(gòu)、網(wǎng)絡(luò)協(xié)議和控制通過軟件編程實現(xiàn)不同的保密結(jié)構(gòu)、網(wǎng)絡(luò)協(xié)議和控制終端功能終端功能 。 軟件無線電軟件無線電v軟件無線電軟件無線電 AD - DSP - DA AD - DSP + FPGA -DA AD - FPGA -DA 編程最終將向編程最終將向FPGA邏輯設(shè)計過渡，以嵌入式邏輯設(shè)計過渡，以嵌入式SoC系統(tǒng)系統(tǒng)為核心。為核心。芯片級應(yīng)用系統(tǒng)芯片級應(yīng)用系統(tǒng)vFPGA的兩個走向的兩個走向 高度并行專用電路設(shè)計高度并行專用電路設(shè)計 追求高速度追求高速度 高度的電路優(yōu)化高度的電路優(yōu)化 靈活的靈活的SoC系統(tǒng)設(shè)計系統(tǒng)設(shè)計 追求靈