CMOS閂鎖效應(yīng)

1、提綱1、閂鎖效應(yīng)閂鎖效應(yīng)是指CMOS器件所固有的寄生雙極晶體管被觸發(fā)導(dǎo)通，在電源和地之間存在一個(gè)低阻通路，大電流，導(dǎo)致電路無(wú)法正常工作，甚至燒毀電路2、閂鎖效應(yīng)機(jī)理2.1器件級(jí)別上圖1 CMOS結(jié)構(gòu)圖 如圖1所示，CMOS發(fā)生閂鎖效應(yīng)時(shí)，其中的NMOS的有源區(qū)、P襯底、N阱、PMOS的有源區(qū)構(gòu)成一個(gè)n-p-n-p的結(jié)構(gòu)，即寄生晶體管，本質(zhì)是寄生的兩個(gè)雙極晶體管的連接。P襯是NPN的基極，也是PNP的集電極，也就是NPN的基極和PNP的集電極是連著的；N阱既是PNP的基極，也是NPN的集電極。再因?yàn)镻襯底和N阱帶有一定的電阻，分別用R1和R2來(lái)表示。當(dāng)N阱或者襯底上的電流足夠大，使得R1或R2上

2、的壓降為0.7V，就會(huì)是Q1或者Q2開(kāi)啟。例如Q1開(kāi)啟，它會(huì)提供足夠大的電流給R2，使得R2上的壓降也達(dá)到0.7V，這樣R2也會(huì)開(kāi)啟，同時(shí)，又反饋電流提供給Q1，形成惡性循環(huán)，最后導(dǎo)致大部分的電流從VDD直接通過(guò)寄生晶體管到GND，而不是通過(guò)MOSFET的溝道，這樣?xùn)艍壕筒荒芸刂齐娏?Kyechong Kim a, Agis A. Iliadis ，Latch-up effects in CMOS inverters due to high power pulsed electromagnetic interference。2.2 集總元件上 圖1中的寄生晶體管連接關(guān)系可以用集總元件來(lái)表示，如

3、圖2所示，其結(jié)構(gòu)實(shí)際上是一個(gè)雙端PNPN結(jié)結(jié)構(gòu)，如果再加上控制柵極 ，就組成門(mén)極觸發(fā)的閘流管。該結(jié)構(gòu)具有如圖3所示的負(fù)阻特性，該現(xiàn)象就稱(chēng)為閂鎖效應(yīng)（閂鎖本是閘流管的專(zhuān)有名詞）。即雙端PNPN結(jié)在正向偏置條件下，器件開(kāi)始處于正向阻斷狀態(tài)，當(dāng)電壓達(dá)到轉(zhuǎn)折電壓時(shí)，器件會(huì)經(jīng)過(guò)負(fù)阻區(qū)由阻斷狀態(tài)進(jìn)入導(dǎo)通狀態(tài)這種狀態(tài)的轉(zhuǎn)換，可以由電壓觸發(fā)(=0)，也可以由門(mén)極電流觸發(fā)(O)。門(mén)極觸發(fā)大大降低了正向轉(zhuǎn)折電壓。圖2 PNPN雙端器件從上圖可以推導(dǎo)出如下的關(guān)系其中， 分別是PNP和NPN共基極增益，是集電極飽和電流。對(duì)上式進(jìn)行調(diào)整，得到如下關(guān)系：其中 在低阻抗時(shí)，可以忽略，另，在一般情況下，可以發(fā)現(xiàn)或者其中 代表

4、在阻止閂鎖上起的作用，=1表示所有的發(fā)射極電流都繞過(guò)電阻，也就是沒(méi)有閂鎖效應(yīng)發(fā)生。在有載流子產(chǎn)生的情況下，在（2）式右邊添加上 GENDA.HU,A Better Understand of CMOS Latch-Up。兩個(gè)寄生晶體管工作時(shí)，形成正反饋電路，加深可控硅導(dǎo)通，造成的結(jié)果在器件級(jí)的描述一樣，一股大的電流將由電源流向接地端，導(dǎo)致一般正常電路工作中斷，甚至?xí)捎诟唠娏魃岬膯?wèn)題而燒毀芯片3、閂鎖效應(yīng)與器件參數(shù)的關(guān)系3.1尺寸和濃度 根據(jù)先前論文 Carles Cane,Manuel Lozano,Enric Cabruja,Latch-Up Characterization Using

5、 Novel Test Structures and Instruments得知，器件尺寸越小，越容易發(fā)生閂鎖效應(yīng)，因?yàn)槌叽缭叫。鶇^(qū)寬度越小，電流放大系數(shù)越高，根據(jù)一般的閂鎖效應(yīng)發(fā)生的條件，越容易滿(mǎn)足這個(gè)條件。在濃度上，由前面的論述可知，R越小，越不容易發(fā)生閂鎖效應(yīng)，所以重?fù)诫s可有效的減小閂鎖效應(yīng)的發(fā)生。3.3器件的結(jié)構(gòu) SOI結(jié)構(gòu)有效的阻止了電子和空穴從源到地之間的通路，能從根本上消除閂鎖的發(fā)生。Retrograded Well，倒阱，用高能離子注入將雜質(zhì)打入阱底部，使得阱底濃度最高，阱表面濃度最低，高濃深阱可以有效的增加復(fù)合，減少到達(dá)底部的電子濃度。4、閂鎖效應(yīng)觸發(fā)條件4.1 產(chǎn)生條件電

6、路要能進(jìn)行開(kāi)關(guān)轉(zhuǎn)換，其相關(guān)的PNPN結(jié)構(gòu)的回路增益必須大于1。必須存在一種偏置條件，使兩只雙極型晶體管導(dǎo)通的時(shí)間足夠長(zhǎng)。以使通過(guò)阻塞結(jié)的電流能達(dá)到定義的開(kāi)關(guān)轉(zhuǎn)換電流的水平。一般來(lái)說(shuō)，雙極管的導(dǎo)通都是由流過(guò)一個(gè)或兩個(gè)發(fā)射極基極旁路電阻的外部激發(fā)電流所引起的。偏置電源和有關(guān)的電路，必須能夠提供至少等于PNPN結(jié)構(gòu)脫離阻塞態(tài)所需的開(kāi)關(guān)轉(zhuǎn)換電流和必須能提供至少等于使其達(dá)到閂鎖態(tài)的保持電流。4.2 觸發(fā)方式 輸入或輸出節(jié)點(diǎn)的上沖或下沖的觸發(fā)，使第一個(gè)雙極型晶體管導(dǎo)通，然后再使第二個(gè)雙極型晶體管導(dǎo)通。當(dāng)流入寄生PNPN結(jié)構(gòu)的總電流達(dá)到開(kāi)關(guān)轉(zhuǎn)換電流時(shí)，閂鎖就發(fā)生。 當(dāng)流過(guò)阱一襯底結(jié)的雪崩電流、光電流及位移電

7、流，同時(shí)通過(guò)兩個(gè)旁路電阻、時(shí)，旁路電阻較大的晶體管先導(dǎo)通。然而要使閂鎖發(fā)生，第二個(gè)雙極型晶體管必須導(dǎo)通。同時(shí)通過(guò)PNPN結(jié)構(gòu)的總電流必須達(dá)到開(kāi)關(guān)轉(zhuǎn)換電流。 穿通、場(chǎng)穿通或漏結(jié)雪崩的電流，給PNPN結(jié)構(gòu)的電流達(dá)到取消被激發(fā)晶體管旁路電阻形成的三極管結(jié)構(gòu)計(jì)算的開(kāi)關(guān)轉(zhuǎn)換電流時(shí)，至少會(huì)發(fā)生瞬時(shí)閂鎖，若總電流也能達(dá)到四極管結(jié)構(gòu)開(kāi)關(guān)轉(zhuǎn)換電流，即閂鎖將維持下去王新， CMOS集成電路閂鎖效應(yīng)形成機(jī)理和對(duì)抗措施。5.HPM定義脈沖功率從100MW到10GW，或平均功率為1MW以上；頻譜范圍從300MHz到30GHz典型的HPM的電磁脈沖如下圖所示。包絡(luò)線里面的小脈沖的持續(xù)時(shí)間小于1個(gè)納秒，包絡(luò)線的持續(xù)時(shí)間從1

8、0ns到100s之間 G.Venugopala Rao,Amitava Roy,ELECTROMAGNETIC INTERFERENCE HIGH POWER MICROWAVES。UWB也包含在HPM中，論文1中使用的EMI功率很小，只有3.55w。6.HPM激發(fā)閂鎖效應(yīng)的機(jī)理在論文1中，作者認(rèn)為HPM使得CMOS結(jié)構(gòu)中產(chǎn)生過(guò)剩載流子，屬于4.2給出的觸發(fā)條件3，即過(guò)剩載流子流入N阱或者P襯底，從而觸發(fā)其中一個(gè)晶體管的開(kāi)啟。這個(gè)過(guò)剩載流子怎么產(chǎn)生作者沒(méi)有明說(shuō)，我個(gè)人認(rèn)為是HPM作用下，結(jié)處產(chǎn)生雪崩擊穿，產(chǎn)生大量的電子空穴對(duì)。1中HPM的其中一個(gè)參數(shù)是1.23Ghz，最高給出25.5dBm，按

9、照公式dBm=10log功率mw來(lái)計(jì)算，功率很小，結(jié)合論文6 Kyechong Kim ,Effects of microwave interference on the operational parameters of n-channel enhancement mode MOSFET devices in CMOS integrated circuits,當(dāng)從柵極注入1GHz，30dBm時(shí)，I-V特性曲線顯示溝道形成強(qiáng)反型層，沒(méi)有飽和區(qū)，直接進(jìn)入擊穿區(qū)，可以說(shuō)明latchup的形成是雪崩擊穿而不是二次擊穿（即熱擊穿，會(huì)激發(fā)本征載流子），否則I-V特性曲線會(huì)呈現(xiàn)電阻的特性。從另外一篇論文，

10、老師你的，器件編號(hào)損傷/失效功率損傷/失效現(xiàn)象1#100W失去功能，呈電阻特性5#10W特性退化6#70W失去功能，呈電阻特性8#10W失去功能，呈二極管特性9#44W失去功能，呈電阻特性功率為達(dá)到40w時(shí)，器件只呈現(xiàn)電阻特性，說(shuō)明MOS管以燒毀，推廣到CMOS管，在這個(gè)功率下器件也會(huì)燒毀。從同一篇論文中對(duì)雙極器件的實(shí)驗(yàn)得出結(jié)論可知，雙極的損傷功率遠(yuǎn)遠(yuǎn)大于MOS器件，現(xiàn)在的問(wèn)題是，注入CMOS管的功率大于40w，寄生晶體管還存在嗎，還能引起閂鎖效應(yīng)嗎，閂鎖效應(yīng)還是不是器件燒毀的主要因素。7.閂鎖效應(yīng)和HPM參數(shù)的關(guān)系HPM的參數(shù)有頻率，功率，持續(xù)時(shí)間，重復(fù)頻率，脈沖寬度等。7.1 頻率在論文6

11、中，討論了HPM頻率的關(guān)系。實(shí)驗(yàn)中出現(xiàn)一個(gè)有趣的現(xiàn)象，1Ghz，30dBm時(shí)，I-V特性曲線變形，但是頻率到5Ghz，30dBm時(shí)，特性曲線又基本恢復(fù)正常，作者給的解釋是高功率效應(yīng)被高頻率給壓制了，但沒(méi)給出具體的原因。在論文1中，激發(fā)閂鎖效應(yīng)所需的功率也是隨著頻率的增大而增大，因?yàn)轭l率越大，電容旁路效應(yīng)也明顯。至于功率，很明顯，功率越大越容易引發(fā)閂鎖效應(yīng)，和前面6小節(jié)的問(wèn)題一樣，功率達(dá)到什么程度引發(fā)的器件燒毀卻不是latchup引起的燒毀，需要進(jìn)一步仿真研究。7.2脈寬在論文7 S.Bargstadt-Franke，W.Stadler，Transient Latch-up: Experimen

12、tal Analysis and Device Simulation中，給出的不同脈寬和latchup觸發(fā)電流的關(guān)系，可以看出，脈寬越大，觸發(fā)電流越小8.閂鎖效應(yīng)實(shí)驗(yàn)現(xiàn)象論文1中的實(shí)驗(yàn)現(xiàn)象是：開(kāi)始時(shí)EMI功率很小，反相器的輸出會(huì)出現(xiàn)比特翻轉(zhuǎn)錯(cuò)誤，但是關(guān)閉EMI，又可恢復(fù)正常，隨著反EMI功率的不斷增大，比特翻轉(zhuǎn)錯(cuò)誤達(dá)到的下限電壓不斷增大，最后是不可恢復(fù)，除非復(fù)位VDD。論文沒(méi)有給出I-V特性曲線。論文2中的給出出現(xiàn)閂鎖時(shí)的I-V特性曲線：出現(xiàn)了負(fù)阻論文7給出的一個(gè)變量，TLU trigger current，以這個(gè)變量來(lái)作為器件的latchup的靈敏度。 和脈寬的關(guān)系、 和上升時(shí)間的關(guān)系器件內(nèi)部的電子分布9.閂鎖效應(yīng)的仿真9.1器件級(jí)別在論文7中，作者在DESSIS上對(duì)器件進(jìn)行仿真。圖9.1為仿真的示意圖，比較抽象，只能提供思路。具體如圖9.2所示，為靜態(tài)latchup和瞬態(tài)latchup仿真的通用連接示意圖，n阱連接VDD，襯底接地，一個(gè)正向的脈沖添加到VDD。圖9.1 仿真搭建示意圖圖 9