IC版圖設(shè)計(jì)-第四章

1、第四章第四章 電阻電阻 電阻電阻是集成電路設(shè)計(jì)中的一個(gè)重要組成部分，是集成電路設(shè)計(jì)中的一個(gè)重要組成部分，其在電路設(shè)計(jì)中的作用主要是其在電路設(shè)計(jì)中的作用主要是限流限流和和分壓分壓。對(duì)于。對(duì)于一個(gè)完整的電路，電阻是不可或缺的。一個(gè)完整的電路，電阻是不可或缺的。 對(duì)于集成電路芯片設(shè)計(jì)來說，電阻的版圖設(shè)計(jì)對(duì)于集成電路芯片設(shè)計(jì)來說，電阻的版圖設(shè)計(jì)這個(gè)問題就轉(zhuǎn)變?yōu)檫@個(gè)問題就轉(zhuǎn)變?yōu)椤叭绾卫迷诩呻娐饭に嚵魅绾卫迷诩呻娐饭に嚵鞒讨泄杵弦延械母鞣N薄膜材料來實(shí)現(xiàn)電阻版程中硅片上已有的各種薄膜材料來實(shí)現(xiàn)電阻版圖圖”。 多晶硅多晶硅、金屬金屬和和擴(kuò)散層擴(kuò)散層都可以作為制作電阻的材料，在集成電路都可以作為制作電

2、阻的材料，在集成電路中這些材料被制作成中這些材料被制作成薄層薄層的形式，即厚度的形式，即厚度t非常小。非常小。 對(duì)于確定的集成電路工藝，每一層薄膜材料的對(duì)于確定的集成電路工藝，每一層薄膜材料的厚度厚度t是常數(shù)是常數(shù)，具，具體值由體值由集成電路工藝決定集成電路工藝決定，與版圖設(shè)計(jì)無關(guān)。，與版圖設(shè)計(jì)無關(guān)。 電阻率電阻率是材料的固有屬性，因此對(duì)于版圖設(shè)計(jì)者來說，可以控是材料的固有屬性，因此對(duì)于版圖設(shè)計(jì)者來說，可以控制的只有制的只有電阻的長度電阻的長度L和寬度和寬度W。1、電阻、電阻的計(jì)算的計(jì)算 R =L/ tW=(/t)(L/W)1、電阻、電阻的計(jì)算的計(jì)算 t 薄層導(dǎo)體的電阻薄層導(dǎo)體的電阻R 與與L

3、/W成正比，當(dāng)成正比，當(dāng)L=W時(shí)，時(shí)，有有R=/t。 定義比例系數(shù)定義比例系數(shù)/t 為方塊電阻為方塊電阻(用用R表示表示)，單位單位為為: 歐姆歐姆/ 。L/W為方塊數(shù)。為方塊數(shù)。 電阻的阻值等于方塊電阻乘以方塊數(shù)。電阻的阻值等于方塊電阻乘以方塊數(shù)。 2、方塊電阻、方塊電阻 R =(/t)(L/W)= R (L/W)2、方塊電阻、方塊電阻 方塊電阻方塊電阻與工藝有關(guān)與工藝有關(guān)，可通過查工藝手冊或，可通過查工藝手冊或設(shè)計(jì)手冊得到。設(shè)計(jì)手冊得到。方塊數(shù)不一定是整數(shù)方塊數(shù)不一定是整數(shù)，可以含，可以含小數(shù)小數(shù)。 長長和寬相等的電阻包含一個(gè)方塊，其電阻值和寬相等的電阻包含一個(gè)方塊，其電阻值為一個(gè)方塊電阻

4、。長是寬兩倍的電阻包含兩個(gè)為一個(gè)方塊電阻。長是寬兩倍的電阻包含兩個(gè)方塊，其電阻值為兩個(gè)方塊電阻。方塊，其電阻值為兩個(gè)方塊電阻。 R =(/t)(L/W)= R (L/W) R表示一個(gè)正方形材料的薄層電阻表示一個(gè)正方形材料的薄層電阻,它與正方形邊長的大小無關(guān)它與正方形邊長的大小無關(guān), 只與半導(dǎo)只與半導(dǎo)體的摻雜水平和摻雜區(qū)的結(jié)深（即材料體的摻雜水平和摻雜區(qū)的結(jié)深（即材料厚度）有關(guān)。厚度）有關(guān)。R=/t R= R(L/W)2、方塊電阻、方塊電阻3、電阻的分類、電阻的分類 電阻：無源電阻、有源電阻；電阻：無源電阻、有源電阻； 無源電阻：利用無源電阻：利用摻雜半導(dǎo)體材料和其他材料摻雜半導(dǎo)體材料和其他材料

5、構(gòu)成，如，多晶構(gòu)成，如，多晶硅電阻、阱電阻、有源區(qū)電阻、金屬電阻；硅電阻、阱電阻、有源區(qū)電阻、金屬電阻； 有源電阻：通過有源電阻：通過將將晶體管晶體管進(jìn)行適當(dāng)連接和偏置，利用晶體管進(jìn)行適當(dāng)連接和偏置，利用晶體管在不同工作區(qū)域所表現(xiàn)出的電阻特性，如在不同工作區(qū)域所表現(xiàn)出的電阻特性，如MOS晶體管工作于線晶體管工作于線性區(qū)（三極管區(qū)），其電流性區(qū)（三極管區(qū)），其電流-電壓特性接近于線性，這時(shí)該電壓特性接近于線性，這時(shí)該MOS晶體管可看成是有源電阻。晶體管可看成是有源電阻。3、電阻的分類、電阻的分類 有源區(qū)電阻和無源區(qū)電阻相比較，優(yōu)點(diǎn)是占用面積較小，有源區(qū)電阻和無源區(qū)電阻相比較，優(yōu)點(diǎn)是占用面積較小，

6、缺點(diǎn)是工作狀態(tài)受電流缺點(diǎn)是工作狀態(tài)受電流-電壓影響，不穩(wěn)定。電壓影響，不穩(wěn)定。 在集成電路設(shè)計(jì)中，在集成電路設(shè)計(jì)中，大部分使用大部分使用無源電阻無源電阻。4、多晶硅電阻、多晶硅電阻多晶硅在集成電路中的多晶硅在集成電路中的主要作用主要作用： 構(gòu)成構(gòu)成MOS晶體管的晶體管的柵極柵極，構(gòu)成，構(gòu)成電阻電阻，構(gòu)成，構(gòu)成電容電容。多晶硅電阻優(yōu)點(diǎn)：多晶硅電阻優(yōu)點(diǎn)： 多晶硅電阻的制作方法與多晶硅電阻的制作方法與MOS工藝兼容工藝兼容； 多晶硅是多晶硅是現(xiàn)成材料現(xiàn)成材料，不需要淀積新材料來制作電阻而產(chǎn)生，不需要淀積新材料來制作電阻而產(chǎn)生額外費(fèi)用；額外費(fèi)用； 其長度和寬度也其長度和寬度也容易控制容易控制； 因此制

7、作多晶硅電阻最簡單最方便。因此制作多晶硅電阻最簡單最方便。4、多晶硅電阻、多晶硅電阻多晶硅電阻多晶硅電阻制作制作： 用用離子注入離子注入工藝對(duì)淀積的多晶硅層進(jìn)行摻雜，使其方塊電工藝對(duì)淀積的多晶硅層進(jìn)行摻雜，使其方塊電阻滿足要求；阻滿足要求； 將淀積在場區(qū)的多晶硅將淀積在場區(qū)的多晶硅光刻光刻成電阻條形狀；成電阻條形狀； 再再在多晶硅電阻條上在多晶硅電阻條上生成氧化層生成氧化層，用來掩蔽源漏區(qū)注入時(shí)，用來掩蔽源漏區(qū)注入時(shí)向電阻區(qū)的摻雜，避免方塊電阻的變化。向電阻區(qū)的摻雜，避免方塊電阻的變化。4、多晶硅電阻、多晶硅電阻 多晶硅電阻的阻值由多晶硅電阻的阻值由摻雜濃度摻雜濃度和和電阻形狀電阻形狀決定。決

8、定。多晶硅電阻通常被制作成多晶硅電阻通常被制作成長條形長條形，在兩端在兩端開開接觸孔接觸孔與與金屬連接。金屬連接。連接連接孔之間的長度就是多晶硅電阻的孔之間的長度就是多晶硅電阻的長度長度L。多晶硅電阻的寬度為多晶硅電阻的寬度為W。4、多晶硅電阻、多晶硅電阻增大電阻：增大電阻：（1）利用改變電阻形狀）利用改變電阻形狀（狗骨頭形狀）（狗骨頭形狀）來增加多晶硅電阻的阻值。來增加多晶硅電阻的阻值。兩個(gè)接觸孔之間的多晶硅材料兩個(gè)接觸孔之間的多晶硅材料變窄變窄，為了滿足設(shè)計(jì)規(guī)則，保證接觸孔可以放在電阻的內(nèi)部，為了滿足設(shè)計(jì)規(guī)則，保證接觸孔可以放在電阻的內(nèi)部，所以所以電阻兩端并沒有縮小電阻兩端并沒有縮小。4、

9、多晶硅電阻、多晶硅電阻增大電阻：增大電阻：（2）增加電阻的）增加電阻的方塊數(shù)方塊數(shù)來實(shí)現(xiàn)。來實(shí)現(xiàn)。 在集成電路中通常在集成電路中通常不利用又長又直不利用又長又直的薄膜材料來制備電阻的薄膜材料來制備電阻。 因因其在電路結(jié)構(gòu)布局中其在電路結(jié)構(gòu)布局中很難處理很難處理，而且由于應(yīng)力作用，又長又直，而且由于應(yīng)力作用，又長又直的薄膜材料在集成電路制作過程中很容易發(fā)生翹曲，導(dǎo)致電阻失的薄膜材料在集成電路制作過程中很容易發(fā)生翹曲，導(dǎo)致電阻失效效。 可以利用可以利用蛇形結(jié)構(gòu)蛇形結(jié)構(gòu)（折彎結(jié)構(gòu)）的電阻來實(shí)現(xiàn)增加電阻的方塊數(shù)（折彎結(jié)構(gòu)）的電阻來實(shí)現(xiàn)增加電阻的方塊數(shù)4、多晶硅電阻、多晶硅電阻蛇形結(jié)構(gòu)電阻：蛇形結(jié)構(gòu)電阻

10、： 方塊數(shù)較多方塊數(shù)較多，電阻值較大；，電阻值較大； 電阻結(jié)構(gòu)呈正方形電阻結(jié)構(gòu)呈正方形，有利于電路設(shè)計(jì)布局，減小占用面積。，有利于電路設(shè)計(jì)布局，減小占用面積。4、多晶硅電阻、多晶硅電阻 將蛇形電阻分為多個(gè)方塊電阻的串聯(lián)，上右圖中有32個(gè)方塊電阻； 在電阻的拐角處，電子的流動(dòng)值利用了半個(gè)拐角，因此每個(gè)拐角處的方塊必須折半處理； 總方塊數(shù)為32-6/2=29。4、多晶硅電阻、多晶硅電阻外角沒有電子流過，電阻誤差較大外角沒有電子流過，電阻誤差較大4、多晶硅電阻、多晶硅電阻電阻的實(shí)際版圖需要很多圖層。電阻標(biāo)示層電阻標(biāo)示層：表示被該層覆蓋的區(qū)域?yàn)殡娮鑵^(qū)，此區(qū)域內(nèi)的多晶硅材料作為電阻來使用。高阻注入層高阻

11、注入層：通過注入掩蔽達(dá)到控制多晶硅方塊電阻的目的。第二層多晶硅第二層多晶硅：利用該工藝的多晶硅材料來制備電阻。第二層多晶硅與金屬第二層多晶硅與金屬1接觸接觸孔孔：在多晶硅電阻的兩端開與第一層金屬相連接的接觸孔，然后利用第一層金屬將該電阻與其他元件相連接。5、阱阱電阻電阻N阱CMOS芯片剖面示意圖 P阱和N阱，都是輕摻雜區(qū)，電阻率很高，方塊電阻可達(dá)到10k/?？捎脕碇谱髯柚递^大的電阻。 但精度不高，而且阱的摻雜濃度很低，經(jīng)過光照后電阻的阻值變化，呈現(xiàn)不穩(wěn)定現(xiàn)象。 最外層虛線代表最外層虛線代表N阱。阱。 由于阱電阻是低摻雜區(qū)，所以在其兩端需要做由于阱電阻是低摻雜區(qū)，所以在其兩端需要做重?fù)诫s區(qū)重?fù)诫s

12、區(qū)作為阱接觸，重?fù)诫s區(qū)由有源區(qū)和作為阱接觸，重?fù)诫s區(qū)由有源區(qū)和N+注入構(gòu)成。注入構(gòu)成。 在重?fù)诫s區(qū)內(nèi)打上在重?fù)诫s區(qū)內(nèi)打上接觸孔接觸孔以便使阱電阻和其他電路元件以便使阱電阻和其他電路元件相連接。相連接。 繪制繪制N阱電阻的版圖時(shí)，要保證電阻圖形的尺寸至少是阱電阻的版圖時(shí)，要保證電阻圖形的尺寸至少是阱深的兩倍，否則阱將不能達(dá)到全部結(jié)深。阱深的兩倍，否則阱將不能達(dá)到全部結(jié)深。5、阱阱電阻電阻 有源區(qū)（有源區(qū)（P+和和N+）可以）可以做電阻和溝道電阻做電阻和溝道電阻(在兩層摻雜區(qū)之間的在兩層摻雜區(qū)之間的中間摻雜層，例如中間摻雜層，例如npn中的中的p型區(qū)型區(qū))。 溝道有源區(qū)電阻在集成電路工藝過程中同時(shí)

13、形成的，不需要增加溝道有源區(qū)電阻在集成電路工藝過程中同時(shí)形成的，不需要增加專門的工藝。缺點(diǎn)是專門的工藝。缺點(diǎn)是電阻率不能靈活變化電阻率不能靈活變化，受工藝限制。，受工藝限制。6、有、有源區(qū)電阻源區(qū)電阻 有有源區(qū)電阻要考慮源區(qū)電阻要考慮襯底（阱）的襯底（阱）的電位，將電位，將P型襯底接最低電位型襯底接最低電位，N型襯底接最高電位型襯底接最高電位，使電阻區(qū)和襯底形成的，使電阻區(qū)和襯底形成的PN結(jié)結(jié)反偏反偏。 例如例如，P+有源區(qū)電阻有源區(qū)電阻做在做在N阱內(nèi)，除電阻兩端有接觸孔外，阱內(nèi)阱內(nèi)，除電阻兩端有接觸孔外，阱內(nèi)要增加接要增加接最高電位的接觸最高電位的接觸孔孔，以保證，以保證PN結(jié)反偏。結(jié)反偏。

14、6、有、有源區(qū)電阻源區(qū)電阻 6、有、有源區(qū)源區(qū)電阻和多晶硅電阻比較電阻和多晶硅電阻比較 有源區(qū)電阻有源區(qū)電阻多晶硅電阻多晶硅電阻三電極器件兩電極器件（連接簡單）溫度穩(wěn)定性低溫度穩(wěn)定性高工藝控制較難易于工藝控制功率耗散高功率耗散低寄生大寄生小薄層電阻率可大可小薄層電阻率較小多晶硅電阻通過特別大的電流時(shí)，多晶硅電阻通過特別大的電流時(shí)，多晶硅的晶體結(jié)構(gòu)會(huì)發(fā)生變化多晶硅的晶體結(jié)構(gòu)會(huì)發(fā)生變化，導(dǎo)致多晶硅電，導(dǎo)致多晶硅電阻的阻的阻值發(fā)生永久性變化阻值發(fā)生永久性變化，這也是為什么不總是利用多晶硅來制作電阻的原因。，這也是為什么不總是利用多晶硅來制作電阻的原因。7、金屬電阻、金屬電阻金屬電阻率低，方塊電阻很小

15、，但是金屬電阻率低，方塊電阻很小，但是并不意味著可以忽略并不意味著可以忽略。金屬電阻的典型阻值為金屬電阻的典型阻值為50m 5 ，可用于構(gòu)造，可用于構(gòu)造電流敏感電路電流敏感電路和和大功率雙極型晶體管的鎮(zhèn)流大功率雙極型晶體管的鎮(zhèn)流；可以布置成一條直線，也可以布成；可以布置成一條直線，也可以布成蛇形或折疊狀。蛇形或折疊狀。金屬電阻應(yīng)位于金屬電阻應(yīng)位于氧化層上面氧化層上面，避免氧化層臺(tái)階引起的方塊電阻的，避免氧化層臺(tái)階引起的方塊電阻的變化。變化。金屬電阻的阻值主要取決于金屬層的金屬電阻的阻值主要取決于金屬層的厚度厚度和金屬的和金屬的組分組分。材料最小值典型值最大值互連金屬0.050.070.1頂層金

16、屬0.030.040.05多晶硅152030硅-金屬氧化物236擴(kuò)散層1025100硅氧化物擴(kuò)散2410N阱（或P阱）1k2k5k 0.5-1.0m MOS工藝中作為導(dǎo)電層的典型的薄層電阻阻值單位:/口8、電阻的變化、電阻的變化實(shí)際的集成電路制造工藝不像CAD作圖那樣完美。需要對(duì)于電阻變化有關(guān)的因素進(jìn)行分析，從而得到電阻設(shè)計(jì)依據(jù)和電阻匹配規(guī)則。影響電阻值變化的因素： 工藝變化，溫度，非線性和寄生電阻影響電阻匹配的因素： 方向，壓力，溫度梯度，熱電子效應(yīng)，刻蝕速度的不一致8、電阻的變化、電阻的變化-工藝變化工藝變化工藝變化工藝變化影響電阻的阻值主要在于方塊電阻和尺寸。方塊電阻隨著薄膜厚度、摻雜濃

17、度、摻雜分布和退火條件的變化而變化；電阻的尺寸會(huì)由于光刻對(duì)準(zhǔn)誤差和刻蝕速率不一致而變化。8、電阻的變化、電阻的變化-工藝工藝變化變化線寬控制：對(duì)由光刻和工藝帶來的尺寸變化的度量。對(duì)于大的特征尺寸，線寬控制與寬度的關(guān)系不大。即，如果5m的特征尺寸能夠容忍1m的變化，那么25m或更大的特征尺寸也可以。通常用特征尺寸的百分比來衡量線寬控制，該百分比隨著特征尺寸的增加而改善。大部分工藝可以保證線寬控制在其最小特征尺寸最小特征尺寸的20%以內(nèi)。8、電阻的變化、電阻的變化-工藝工藝變化變化已知方塊電阻的變化和線寬控制，則長度為L，寬度為W的電阻的變化可用下式表示：eeLLSRRLW 假設(shè)電阻的長度為10

18、m ，寬度為2 m ，線寬控制為0.25 m ，所用材料方塊電阻變化為25%，則通過上式可知，電阻的變化為40% 若長度和寬度分別增加一倍，而方塊電阻的變化不變，則電阻的變化為32.5%。 要提高電阻的精度，應(yīng)該盡量增大電阻的尺寸盡量增大電阻的尺寸。8、電阻的變化、電阻的變化-工藝工藝變化變化假設(shè)方塊電阻的變化為25%，線寬控制為最小特征尺寸的20%。在電阻精度不重要的情況下，電阻可使用最小寬度，阻值變化大約為50%；當(dāng)需要中等精度電阻時(shí)，電阻寬度應(yīng)至少為最小特征尺寸的2倍或3倍，阻值變化大約為35%；當(dāng)需要高精度電阻時(shí)，電阻寬度應(yīng)選用最小特征尺寸的5倍，阻值變化大約為30%。8、電阻的變化、

19、電阻的變化溫度的變化：溫度的變化：阱電阻的溫度系數(shù)最大，金屬電阻的溫度系數(shù)最小，多晶硅電阻的溫度系數(shù)介于二者之間。由于不同材料的溫度系數(shù)不同，因此匹配的電阻要盡量使用相同的材料制備。8、電阻的變化、電阻的變化非線性：非線性：理想的電阻其電流和電壓之間應(yīng)為線性關(guān)系，實(shí)際的電阻總是呈現(xiàn)出一定的非線性，這種非線性主要來源于加熱、強(qiáng)場速度飽和以及耗盡區(qū)侵蝕。8、電阻的變化、電阻的變化寄生電阻：寄生電阻：實(shí)際電阻無法與環(huán)境完全隔絕，在高頻下不可避免地會(huì)發(fā)生電容和電感耦合，有些電阻還可能發(fā)生結(jié)電流泄露。由于多晶硅電阻不存在PN結(jié)，其寄生效應(yīng)要小。9、實(shí)際電阻分析、實(shí)際電阻分析根據(jù)電阻的實(shí)際版圖分析，為了得

20、到較高的方塊電阻，可以增加一掩蔽層（高阻注入層），來提高多晶硅電阻的電阻率，進(jìn)而提高方塊電阻；在該掩蔽層下的多晶硅材料稱為體區(qū)材料，對(duì)應(yīng)體區(qū)電阻體區(qū)電阻；體區(qū)電阻兩端的多晶硅材料稱為頭區(qū)材料，對(duì)應(yīng)頭區(qū)電阻頭區(qū)電阻；多晶硅和接觸孔之間電阻稱為接觸區(qū)電阻接觸區(qū)電阻。接接觸觸孔孔接接觸觸孔孔接接觸觸孔孔體區(qū)體區(qū)頭區(qū)頭區(qū)頭區(qū)頭區(qū)9、實(shí)際電阻分析、實(shí)際電阻分析多晶硅電阻的總電阻R表示為:用方塊電阻來表示多晶硅的總電阻：+2 +2bhcRrrrbchsbshbhc+2+2LRLRRRWWW9、實(shí)際電阻分析、實(shí)際電阻分析 體區(qū)電阻，頭區(qū)電阻和接觸區(qū)電阻可能由于制作工藝的誤差而存在誤差。 利用光刻和刻蝕工藝得

21、到體區(qū)電阻時(shí)，體區(qū)材料、頭區(qū)材料以及接觸區(qū)材料可能存在過刻蝕或欠刻蝕。 過刻蝕就是刻蝕過頭，導(dǎo)致電阻刻蝕得過短、過窄；欠刻蝕就是刻蝕不足，導(dǎo)致電阻過長，過寬。 頭區(qū)電阻和接觸電阻也會(huì)存在制作工藝上的誤差。10、電阻設(shè)計(jì)依據(jù)、電阻設(shè)計(jì)依據(jù)實(shí)際加工出來的電阻可能并不像版圖設(shè)計(jì)軟件里畫的那么完美，而且還可能存在各種誤差。該如何進(jìn)行電阻設(shè)計(jì)？電阻的設(shè)計(jì)依據(jù)主要包括兩個(gè)方面：誤差控制誤差控制和電流密度電流密度。10、電阻設(shè)計(jì)依據(jù)、電阻設(shè)計(jì)依據(jù)誤差控制：由于芯片制造商能夠很好地控制體區(qū)電阻，而對(duì)于頭區(qū)電阻和接觸區(qū)電阻的控制并不理想。因此，對(duì)于一個(gè)電阻，體區(qū)電阻體區(qū)電阻應(yīng)該在總電阻中起到支配支配作用，即總電

22、阻要遠(yuǎn)大于頭區(qū)電阻和接觸電阻。電阻尺寸的經(jīng)驗(yàn)法則經(jīng)驗(yàn)法則：體區(qū)材料的長度至少應(yīng)為光刻和刻蝕工藝誤差的100倍，寬度應(yīng)該為光刻和刻蝕工藝誤差的50倍。如果需要進(jìn)一步提高精度，長和寬還應(yīng)該增加，因線寬控制是不變的。電流密度:電流密度指的是：電阻中能安全可靠通過的電流，當(dāng)電阻通過低于電流密度的電流時(shí)，電阻能夠長期穩(wěn)定工作。較寬的電阻允許通過較大的電流，較窄的電阻只允許通過較小的電流。集成電路中電阻的電流密度是比較保守的，可靠性系數(shù)要達(dá)到數(shù)萬小時(shí)。經(jīng)驗(yàn)法則經(jīng)驗(yàn)法則：每微米寬度電阻的電流密度為0.5mA。10、電阻設(shè)計(jì)依據(jù)、電阻設(shè)計(jì)依據(jù)10、電阻設(shè)計(jì)依據(jù)、電阻設(shè)計(jì)依據(jù)電流密度:已知電阻材料的電流密度，可

23、用下式來計(jì)算所需的電阻材料的寬度： 其中，W為所需電阻材料的寬度，m；D為電阻材料的電 流密度，mA/m；Imax為該電阻通過的最大電流，mA。保證電阻始終工作在電流密度下，對(duì)于電阻的設(shè)計(jì)非常重要。maxIWD11、電阻匹配規(guī)則、電阻匹配規(guī)則 如果沒有很大的功率需要耗散，應(yīng)如果沒有很大的功率需要耗散，應(yīng)盡可能使用多晶硅電阻盡可能使用多晶硅電阻。 無源電阻（多晶硅電阻，阱電阻，有源區(qū)電阻）中，多晶硅電阻的工藝和溫度穩(wěn)定性最高，阱電阻次之，有源區(qū)電阻最差。 對(duì)于精度要求高的電阻，對(duì)于精度要求高的電阻，電阻條應(yīng)采用較寬的尺寸電阻條應(yīng)采用較寬的尺寸，同時(shí)調(diào)整，同時(shí)調(diào)整其長度，保持其方塊數(shù)不變。其長度，保持其方塊數(shù)不變。 電阻等于方塊電阻乘以方塊數(shù)，方塊數(shù)沒有發(fā)生變化，則電阻值也不變。不過根據(jù)前面的分析，采用較寬尺寸的電阻，精度就會(huì)得到提高。 對(duì)于數(shù)值對(duì)于數(shù)值較大較大的電阻，要將其的電阻，要將其分成較短的電阻單位分成較短的電阻單位，平行放置，平行放置并串聯(lián)