提高系統(tǒng)可靠性的電壓管理器選擇

1、    提高系統(tǒng)可靠性的電壓管理器選擇摘要：實現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導(dǎo)放大器-電容(OTAC)連續(xù)時間型濾波器的結(jié)構(gòu)、設(shè)計和具體實現(xiàn)，使用外部可編程電路對所設(shè)計濾波器帶寬進行控制，并利用ADS軟件進行電路設(shè)計和仿真驗證。仿真結(jié)果表明，該濾波器帶寬的可調(diào)范圍為126 MHz，阻帶抑制率大于35 dB，帶內(nèi)波紋小于05 dB，采用18 V電源，TSMC 018m CMOS工藝庫仿真，功耗小于21 mW，頻響曲線接近理想狀態(tài)。關(guān)鍵詞：Butte電壓管理器是一種集成電路，在低電壓的情況下它可以用來對處理器進行復(fù)位，避免處理器錯誤操

2、作以確保系統(tǒng)安全掉電。本文介紹了電壓管理器概念以及電壓管理器的重要性能，并以ispPAC-POWR1208P1為例探討電源電壓的監(jiān)測電路的應(yīng)用。圖1：單電源電壓管理器電路。 由于錯誤的指令，就會導(dǎo)致處理器不可預(yù)知的行為。在某些時候，處理器可能重寫電路板上的閃存存儲器，從而引起整個電路板不能正常工作。在電源電壓低于門限的條件下，板上的ASIC/FPGA都可能產(chǎn)生不可預(yù)知的行為。例如，對用于網(wǎng)絡(luò)處理的ASIC，當(dāng)電源電壓低于門限時，它可能發(fā)出一些混亂的數(shù)據(jù)包，或者遺失一些內(nèi)部緩存的數(shù)據(jù)包，因此引起錯誤的信息。電壓管理器就是用于防止這種不可預(yù)知的行為。電壓管理器的概念電壓管理器是一種集成電

3、路，在低電壓的情況下它可以用來對處理器進行復(fù)位，避免處理器錯誤操作。在某些情況下，電壓管理器可以中斷處理器當(dāng)前的指令操作流程，給處理器提供早期的告警信息，以確保系統(tǒng)安全掉電。一個典型的電壓管理器(如圖1所示)包括一個電壓比較器、能隙(band-gap)參考電壓源和用于設(shè)置監(jiān)測電壓閾值的電壓衰減器。比較器的輸出可以用于中斷處理器的操作或者對其復(fù)位。如圖2所示，這是一個用于多電源電壓監(jiān)測的器件結(jié)構(gòu)。這類器件包含多個比較器，這些比較器擁有各自獨立的衰減器，以此來完成對不同電源電壓的監(jiān)測。其比較器的輸出經(jīng)邏輯組合提供一個單一的輸出信號去中斷或者復(fù)位處理器。電壓管理器的精確性如圖1所示的電路，這是一個假

4、設(shè)的理想框圖，其中包括能隙電壓參考源(輸出電壓為1.25V)，衰減器(當(dāng)輸入電壓為3.135V時，其輸出為準(zhǔn)確的1.25V)和理想的比較器(所謂理想的比較器，是指該比較器沒有任何偏移，無窮大的增益，零傳播延遲，當(dāng)受監(jiān)測的電壓為3.135V時，比較器總是準(zhǔn)確地翻轉(zhuǎn)。)圖2：三種電源電壓監(jiān)測電路。 在現(xiàn)實中，能隙參考電壓隨溫度變化而改變，衰減器的輸出電壓隨器件不同而不同，這樣會造成比較器的不準(zhǔn)確。累計起來，在整個工作溫度范圍和電壓范圍內(nèi)這些變化因素會使比較器的閾值發(fā)生變化。管理器的準(zhǔn)確性指標(biāo)就是對不同器件在整個工作溫度范圍內(nèi)實際電壓閾值門限的度量。圖3為表示電壓管理器精度的示意圖。以圖1

5、所示的單電源電壓管理器為例，電源電壓出錯門限設(shè)置在3.3V-5%(3.135V)。如果電源電壓管理器的精度為2%，在其范圍以外3.135-2%(3.072V)或3.135+2%(3.2V)的任何地方都可以指示出電源錯誤。如圖3中的A和B所示。如果電源電壓在3.2V時，出現(xiàn)電源錯誤標(biāo)示，即意味著應(yīng)該阻止處理器操作，盡管此時處理器在這種情況下或許能正常地的工作。更嚴(yán)重的情況是當(dāng)電源電壓降到3.07V時，處理器在低于指定的最低的門限電壓下工作，極有可能出現(xiàn)錯誤的操作。使采用電源管理器監(jiān)控電源電壓的目的毫無用處。補償電壓管理器的精確性 圖3：精度為2%的管理器故障檢測。 在圖4中，

6、電壓管理器的門限設(shè)置為3.2V，其計算公式如下：這里：VTSup為電壓管理器的門限值；Vin為電源電壓正常輸入值；VCktTol為電路電源電壓容忍值；Asup為電壓管理器的準(zhǔn)確度。在這個例子中，Vin為3.3V，VCktTol為5%，Asup為2%，將這些值代入公式(1)中，當(dāng)所選擇的電壓管理器的閾值門限電壓為3.2V或者以上時，在電源供電電壓等于或者小于3.3V-5%時，處理器將處于復(fù)位狀態(tài)。電源電壓輸出的變化決定電壓管理器的準(zhǔn)確度圖4：基于修正門限電壓后的錯誤監(jiān)測。 在設(shè)定的電源電壓輸出范圍值和單板電路容忍電壓的范圍值，等式2可以用來計算需要的電壓管理器的精度。這里：VSupRn

7、g為電源電壓輸出范圍值百分比；VCktTol為板上電路所能容忍的電壓范圍值百分比；Asup為電壓管理器的精度百分比。請注意，在公式(2)中電壓管理器的精度與實際的電源電壓無關(guān)，而僅僅與電源輸出電壓偏差范圍和單板電路對工作電壓容忍范圍有關(guān)。如圖5所示，曲線圖表示所計算出的管理器的精度與電源電壓輸出范圍的關(guān)系。這里有兩條曲線，對應(yīng)不同板上電路的電源電壓容忍范圍，分別是3%和5%。如圖5中的箭頭所指，把一個電壓輸出范圍在3%的電源用到板上電路，其電壓容忍范圍為5%時，要求電壓管理器的精度為1%。在一個多電壓的電路板上，有些器件的電壓容忍范圍是3%。如果電壓管理器的精度是1%，如圖5所示，電源電壓輸出

8、的范圍將被限制在1%的范圍。由此可清楚地得出，對于可靠的系統(tǒng)操作，電壓管理器的精度是一個極為重要的因素。例如，由Lattice提供的ispPAC-POWR1208P1芯片，該器件在室溫條件下提供0.5%的電壓監(jiān)測精度。同時，該單芯片可以精確監(jiān)測多達12種電源。對于可靠的系統(tǒng)操作，不僅僅電壓管理器的精度重要，而且錯誤監(jiān)測的時延也需要考慮。以下將討論該內(nèi)容。電壓管理器的錯誤監(jiān)測時延錯誤監(jiān)測時延是指當(dāng)電源電壓降到電壓管理器所設(shè)置的門限電壓值時，電壓管理器的指示翻轉(zhuǎn)，指示出錯誤的時間。圖6所示，當(dāng)3.3V的電源電壓在錯誤期間，同時，電壓管理器監(jiān)測出錯誤后，使其輸出翻轉(zhuǎn)。圖5：輸出電壓范圍與電壓管理器精

9、度曲線圖。 請注意，為了簡化，這里的討論忽略錯誤監(jiān)測的準(zhǔn)確度。如圖6所示，電壓管理器報告錯誤的時間越長，電源電壓下降的幅度越大。例如，當(dāng)電源電壓的衰減率為1V/ms，電壓管理器的閾值為3.3V-5%。這里有兩種情形：情形1: 錯誤監(jiān)測時延為1ms。在這種情況下，電源電壓繼續(xù)往下掉。當(dāng)處理器被復(fù)位時，電源電壓可能已降到低于處理器所能容忍的最低電壓門限以下。盡管處理器的電壓范圍要求是3.3V+/-5%，由于錯誤監(jiān)測時延為1ms，使得當(dāng)電源電壓下降到2V時，處理器還在執(zhí)行命令。很顯然，高精度的電壓監(jiān)測沒有發(fā)揮其作用。情形2: 錯誤監(jiān)測時延為50us。由于錯誤監(jiān)測時延為50us，當(dāng)電壓管理器

10、輸出指示信息時，供給處理器的電源電壓已經(jīng)從門限電壓值3.3V-5%再下降50mV。再次強調(diào)，在此刻的電壓值不能確保處理器的正常工作。為可靠的錯誤監(jiān)測提高門限閾值現(xiàn)在，將門限電壓調(diào)整到比3.3V-5%高50mV，當(dāng)電源電壓下降到門限附近時，處理器將被復(fù)位。在這種應(yīng)用例子中，錯誤監(jiān)測時延為1ms是不能接受的。但是，對于錯誤監(jiān)測時延為50us，需要將門限電壓設(shè)置在比處理器所能容忍的最低操作電壓高50mV。很明顯，為保證系統(tǒng)操作可靠，電壓管理器不僅僅要考慮管理器的精度，同時也要考慮錯誤監(jiān)測的時延。由于過高的輸入電壓會造成器件的損壞，為避免損壞器件，對高電壓的監(jiān)測也是很重要的。在這種情況下，對過電壓的錯

11、誤監(jiān)測速度要比對次電壓的錯誤監(jiān)測速度更重要。例如，Lattice的ispPAC-POWR1208可以同時監(jiān)測12路電源電壓，錯誤監(jiān)測時延為4us。以上的例子只是考慮到對單電源使用非常精確的電壓管理器。在現(xiàn)實情況中，需要監(jiān)測的電源電壓不僅僅只有一種，經(jīng)常都是多種電壓。電壓管理器必須具備同時監(jiān)測多種電源電壓的能力，并且要有最小的錯誤監(jiān)測時延。圖6：單板錯誤監(jiān)測示意圖。 增加系統(tǒng)可靠性的其它因素為了可靠的電源電壓錯誤監(jiān)測，其他的因素也需要考慮。它們是：尖脈沖濾波器。單板在實際工作中，電源上通常是有噪聲的。這些噪聲的產(chǎn)生可能來源于電源的紋波，或者來源于當(dāng)板上器件工作時的瞬變電流。這些噪聲都會

12、引起電壓管理器的比較器的隨機翻轉(zhuǎn)，為了防止這種情況的發(fā)生，電壓管理器在輸入端有一個尖脈沖濾波器，為門限比較器提供干凈的輸入。遲滯。在門限比較器的輸入端設(shè)置少許的遲滯電壓，以此防止當(dāng)電源電壓在門限閾值附近時比較器由于電源噪聲引起的多次翻轉(zhuǎn)。多路電壓同時錯誤監(jiān)測電路以下的方案是以Lattice的ispPAC-POWR1208P1為例，探討電源電壓的監(jiān)測電路。如前面提及到的，該芯片提供的監(jiān)測精度為0.5%，錯誤監(jiān)測時延為4us. 圖7：用于ATM卡的電源管理方案。 在12路電源電壓監(jiān)測輸入端，每路都具備以下特點：可獨立編程門限電壓值的比較器：2. 0.5%門限閾值精度(因工藝和電

13、源電壓，溫度變化其最大值為0.9%)高速的錯誤監(jiān)測：1. 當(dāng)沒有尖脈沖濾波器時，錯誤監(jiān)測時延為4us2. 當(dāng)設(shè)置尖脈沖濾波器時，錯誤監(jiān)測時延為32us遲滯電壓：同一個芯片可以用作去監(jiān)測不同的電源電壓，因為每路輸入的門限是可編程的。不需要任何附加的外圍器件(電阻，電容或抑制尖脈沖的電感)。另外，在Lattice提供的免費PAC-Designer軟件里，可以單獨設(shè)置每一路模擬輸入的門限值。第一步，等待背板的電源穩(wěn)定。第二步，為不同的器件產(chǎn)生各自所需的加電順序。第三步，當(dāng)這些電源電壓都穩(wěn)定后，時延一定的時間，釋放對處理器的復(fù)位信號。第四步，對所有電源電壓進行監(jiān)測，一旦任何一路電源出現(xiàn)故障，對處理器復(fù)

14、位。如果電源故障一直持續(xù)，啟動單板電源掉電操作。第五步，根據(jù)設(shè)計要求完成規(guī)定的掉電順序控制。在圖7中，1208P1芯片同時對7種電源進行監(jiān)測。根據(jù)操作的步驟，處理電源電壓錯誤監(jiān)測的方法是不同的。片內(nèi)的CPLD用于控制電源電壓管理功能。例如：在第二步，1208P1對每一路電壓進行檢測，確保正確的上電順序。如果這個啟動的處理過程在規(guī)定的時間內(nèi)沒有完成，1208P1將所有電源關(guān)掉。在第三步，精確的錯誤監(jiān)測過程開始，在所有電壓穩(wěn)定后，延伸復(fù)位脈沖以確保CPU正確啟動。精確的監(jiān)測繼續(xù)到第四步。第四步過程表示板上電路工作正常，繼續(xù)對所有電源電壓進行精確的監(jiān)測。無論是單板上的任何電源出錯，或者單板突然從插槽中取出，CPU將被復(fù)位。減少CPU由于在低電壓的情況下誤操作的可能性。本文小結(jié)為了完成可靠的電源電壓錯誤監(jiān)測，所需的電壓管理器的精度應(yīng)考慮到電源電壓輸出的電壓偏差范圍和器件正常工作的電壓容忍范圍。除了電壓管理器的精度以外，工程師還需要考慮到電壓管理器的錯誤監(jiān)測時延。由于1208P1提供12路高精度的模擬輸入，并且每一路的門限閾值設(shè)置可編程，使設(shè)計更靈活和簡單。帶有遲滯特性和尖脈沖濾