第二模塊：門電路資料.doc

1、第二模塊:邏輯門電路一本模塊學(xué)習(xí)目標(biāo)1掌握CMOSTTL集成門電路的外部特性與主要參數(shù),了解它們的邏輯電路結(jié)構(gòu)2熟練掌握幾種常用CMOSLSTTL和普通TTL集成芯片的邏輯功能及其應(yīng)用二本模塊重點(diǎn)內(nèi)容1半導(dǎo)體二極管和三極管的開關(guān)特性1)半導(dǎo)體二極管的單向?qū)щ娞匦院烷_關(guān)等效電路2)雙極性三極管的基本工作原理工作在截止區(qū)放大區(qū)飽和區(qū)的條件和特性開關(guān)等效電路3)N溝道增強(qiáng)型和P溝道增強(qiáng)型MOS管的基本工作原理導(dǎo)通截止的條件開關(guān)等效電路2TTL門電路1)門電路的電壓傳輸特性及主要參數(shù)2)三態(tài)門和OC門的用法,OC門外接上拉電阻的計(jì)算3CMOS門電路1)CMOS反向器的電路結(jié)構(gòu)和工作原理2)CMOS反向

2、器的靜態(tài)輸入特性和輸出特性三本模塊問題釋疑1從工作條件偏置情況集電極電流管壓降等幾方面來(lái)說明晶體管飽和放大截止三種工作狀態(tài)的特點(diǎn)答:(1)放大狀態(tài):靜態(tài)工作點(diǎn)設(shè)置在線性放大區(qū),工作在小信號(hào)條件下發(fā)射結(jié)為正向偏置(對(duì)NPN管VBE0),集電結(jié)為反向偏置(對(duì)NPN管VBC0)集電極電流IC與基極電流IB成正比(IC=IB)管壓降VCE(sat)VCEVDC(2)飽和狀態(tài):靜態(tài)工作點(diǎn)處于飽和區(qū),工作在大脈沖信號(hào)條件下發(fā)射結(jié)和集電結(jié)均處于自向偏置管壓降VCC(sat)0(對(duì)NPN硅管VBE=0.7V,VCE(sat)0.3V)(3)截止?fàn)顟B(tài):靜態(tài)工作點(diǎn)處于截止區(qū),對(duì)NPN硅管VBE0V發(fā)射結(jié)和集電結(jié)均

3、處于反向偏置IB0,ICICEO0VCEUCC影響二極管開關(guān)速度的主要因素是什么?解:影響二極管開關(guān)速度的主要因素是由荷存儲(chǔ)效應(yīng),反向恢復(fù)時(shí)間就是存儲(chǔ)電荷消失所需要的時(shí)間2a.數(shù)字電路中的BJT工作在何種工作狀態(tài)?它與放大電路中的BJT有何不同答:在數(shù)字電路中,BJT大多數(shù)工作在開關(guān)狀態(tài),即工作在截止區(qū)和飽和區(qū),相當(dāng)于開關(guān)的“開通”和“關(guān)斷”在放大電路中BJT多數(shù)工作在放大區(qū)b.影響B(tài)JT開關(guān)速度的有哪些因素?答:BJT的開關(guān)時(shí)間即開通時(shí)間和關(guān)閉的時(shí)間限制了BJT開關(guān)速度開通時(shí)間就是建立基區(qū)電荷的時(shí)間關(guān)閉時(shí)間就是存儲(chǔ)電荷消散的時(shí)間3.集成門按內(nèi)部有源器件可分為幾類?答:分為兩類,一類為雙極型晶

4、體管集成電路,另一類為單極型MOS集成電路4.門電路按集成度可分為幾類?答:門電路按集成度可分為小規(guī)模集成電路中規(guī)模集成電路大規(guī)模集成電路和超大規(guī)模集成電路5.什么是“線與”?答:在實(shí)際使用中,可直接將幾個(gè)邏輯門的輸出端相連,這種輸出直接相連,實(shí)現(xiàn)輸出與功能的方式稱為“線與”6.什么是三態(tài)門?答:所謂三態(tài)門,是指邏輯門的輸出除有高低電平兩種狀態(tài)外,還有第三種狀態(tài)高阻狀態(tài)的門電路7.TTL集成門電路使用注意事項(xiàng)?答:TTL集成門電路使用注意事項(xiàng)如下:(1)電源電壓應(yīng)滿足在標(biāo)準(zhǔn)值5V+10%的范圍內(nèi);(2)TTL電路的輸出端所接負(fù)載,不能超過規(guī)定的扇出系數(shù);(3)注意TTL門多余輸入端的處理方法8

5、.與非門多余端的處理方法?答:與非門多余端的處理的原則是以不破壞其邏輯關(guān)系為基礎(chǔ)其處理方法有三種:(1)多余端接電源;(2)通過R接電源;(3)與使用輸入端并聯(lián)9CMOS集成電路使用注意事項(xiàng)?答:CMOS集成電路使用注意事項(xiàng)如下:a) 避免靜電損失有放CMOS電路要用金屬將管腳短接起來(lái)或用金屬盒屏蔽;b) 多余輸入端的處理方法CMOS電路的輸入阻抗高,易受外界干擾,所以多余輸入端不允許是空,應(yīng)根據(jù)邏輯要求接電源接地或與其它輸入端連接10TTL與非門可否實(shí)現(xiàn)線與?如何解決?答:TTL與非門有一條共同的禁忌,即不得將兩個(gè)或多個(gè)與非門的輸出端并聯(lián)使用,否則將會(huì)使器件損壞為了實(shí)現(xiàn)線與,提出了兩種新的器

6、件即集電極開路門及漏極開路門電路11當(dāng)TTL門電路驅(qū)動(dòng)CMOS門電路時(shí),是否需要加接口電路?答:一般情況下,TTL門路驅(qū)動(dòng)CMOS門由于電壓不兼容,需加接口電路但當(dāng)TTL驅(qū)動(dòng)CMOSHCT時(shí),由于電壓參數(shù)兼容,不需另加接口電路12為什么說電壓電流參數(shù)為門電路之間主要接口參數(shù)?答:因?yàn)椴捎媒涌陔娐?要滿足:驅(qū)動(dòng)器件對(duì)負(fù)載器件提供灌電流最大值以及足夠大的拉電流驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍13使用集成電路應(yīng)注意什么?答:注意事項(xiàng)如下:a)對(duì)于各種集成電路,使用時(shí)一定要在推薦的工作條件范圍內(nèi),否則將導(dǎo)致性能下降或損壞器件b)數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可

7、以并聯(lián)起來(lái)使用,也可根據(jù)邏輯關(guān)系的要求接地或接高電平TTL電路多余的輸入端懸空表示輸入為高電平;但CMOS電路,多余的輸入端不允許懸空,否則電路將不能正常工作TTL電路和CMOS電路之間一般不能直接連接,而需利用接口電路進(jìn)行電平轉(zhuǎn)換或電流變換才可進(jìn)行連接,使前級(jí)器件的輸出電平及電流滿足后級(jí)器件對(duì)輸入電平及電流的要求,并不得對(duì)器件造成損害14CMOS邏輯門電路與TTL電路相比有哪些優(yōu)點(diǎn)?為什么說,從發(fā)展的觀點(diǎn)來(lái)看,CMOS器件有取代TTL電路的趨勢(shì)答:與TTL電路相比,CMOS邏輯門靜態(tài)功耗小;允許電源電壓范圍寬;扇出系數(shù)大;抗噪容限大;帶負(fù)載能力強(qiáng);集成度等從發(fā)展趨勢(shì)來(lái)看,由于制造工藝的改進(jìn)和

8、上述優(yōu)點(diǎn),CMOS電路的性能有可能超越TTL而成為占主要地位的邏輯器件四本模塊例題詳解【例1】某TTL與非門電壓傳輸特性如圖2-1 (a)所示,輸入級(jí)電路如圖2-1(b)所示;輸出高電平時(shí)允許的最低高電平;輸出低電平時(shí)允許的最高低電平圖2-1(a) TTL與非門電壓傳輸特性圖2-1(b) TTL與非門輸入級(jí)電路(1)求該門的關(guān)門電平和開門電平各為多少?(2)當(dāng)該TTL與非門驅(qū)動(dòng)同類負(fù)載門時(shí),求輸入高電平抗干擾容限和輸入低電平抗干擾容限;(3)當(dāng)該TTL與非門有一個(gè)輸入端接電阻R,其余輸入端懸空時(shí),求該門的開門電阻和關(guān)門電阻解:(1)根據(jù)關(guān)門電平的定義可知,是使與非門保持關(guān)門狀態(tài)的最大輸入電壓,

9、從圖2-1(a)所示電壓傳輸特性可看出,當(dāng)時(shí)所對(duì)應(yīng)的輸入電壓為1.3V,所以根據(jù)開門電平的定義可知,是使與非門保持開門狀態(tài)的最小輸入電壓,從圖2-1(a)所示特性圖可看出,當(dāng)時(shí)所對(duì)應(yīng)的輸入電壓為1.5V,所以(2)根據(jù)抗干擾容限的定義:與非門輸入高電平抗干擾容限與非門輸入低電平抗干擾容限(3)觀察圖2-1(b)所示,圖中與對(duì)電源構(gòu)成分壓器,上的降壓就成為該門的輸入電壓為若,則與非門輸出低電平即處于開門狀態(tài),這時(shí)所對(duì)應(yīng)的R臨界阻值就是開門電阻所以,求得(若需該與非門輸出低電平,則應(yīng)使)若,則與非門輸出高電平即處于關(guān)門狀態(tài),這時(shí)所對(duì)應(yīng)的R的臨界阻值就是關(guān)門電阻所以,求得(若需該非門輸出高電平,則應(yīng)

10、使)注意:在上述兩種情況下代入公式的值是不同的討論與非門的開門狀態(tài)時(shí)為2.1V;討論與非門的關(guān)門狀態(tài)時(shí)為0.7V【例2】TTL與非門電路如圖2-2(a)所示,TTL與非門內(nèi)部輸入級(jí)電路如圖2-2(b)所示,試問:(1)若使與非門輸出,R阻值應(yīng)為多少?(2)若使與非門輸出,R阻值應(yīng)為多少?解: (1)與非門內(nèi)部輸入級(jí)電流幾乎全部流過外接電阻R,設(shè)電阻上的壓降為,因?yàn)橐?即要求與非門處于關(guān)門狀態(tài),所以(設(shè)關(guān)門電平)應(yīng)有下式成立:即求得(2)設(shè)電路剛接上電源時(shí),流過的電流仍然全部流過外接電阻R,因?yàn)橐?即要求與非門處于開門狀態(tài),所以(設(shè)開門電平)應(yīng)有下式成立:即求得【例3】電路如圖2-3(a)(

11、b)(c)(d)所示,試找出電路中的錯(cuò)誤,并說明為什么圖2-3 電路圖解:圖(a):電路中多余輸入端接“1”是錯(cuò)誤的,或門有一個(gè)輸入為1,輸出即為1圖(b):電路中多余輸入端接“0”電平是錯(cuò)誤的,與門輸入有一個(gè)為0,輸出即為0圖(c):電路中兩個(gè)與門輸出端并接是錯(cuò)誤的,會(huì)燒壞器件因?yàn)楫?dāng)兩個(gè)與非門的輸出電平不相等時(shí),兩個(gè)門的輸出級(jí)形成了低阻通道,使得電流過大,從而燒壞器件圖(d):電路中兩OC門輸出端雖能并接,但它們沒有外接電阻至電源,電路不會(huì)有任何輸出電壓,所以是錯(cuò)誤的【例4】在圖2-4中有兩個(gè)接為線與的OC門它們的輸出驅(qū)動(dòng)三個(gè)基本TTL門,接入的輸入端分別為223個(gè)設(shè)OC門輸出低電平時(shí)允許灌

12、入的最大電流為14mA,輸出高電平時(shí)輸出管截止的反向漏電流為0.25mA;TTL與非門的輸入短路電流為1.6mA,每個(gè)輸入端的反向漏電流為0.05mA試求外接負(fù)載電阻的取值范圍(要求)解:解題時(shí)要分OC門輸出是高電平和低電平兩種情況(1)OC門輸出為高電平此時(shí)流過電路中各種電流的方向如圖2-4(a)中箭頭所示負(fù)載電阻上的電流為(a)OC門輸出為高電平 (b)OC門輸出為低電平圖2-4 兩個(gè)OC門驅(qū)動(dòng)三個(gè)與非門因?yàn)榈脑龃髸?huì)使輸出高電平下降,所以應(yīng)為注意:在計(jì)算時(shí),對(duì)接入電路的每一個(gè)輸入端的反向漏電流都要計(jì)算在內(nèi)(2)OC門輸出為低電平此時(shí)流過電路中各種電流的方向如圖2-4(b)中箭頭所示負(fù)載電阻

13、上的電流為由于的減小會(huì)使輸出低電平抬高,所以應(yīng)為故注意:在計(jì)算時(shí),只考慮一個(gè)OC的輸出為低電平,因?yàn)檫@是輸出低電平時(shí)還負(fù)載的最不利的情況同時(shí)各個(gè)門的輸入短電流的大小與接入電路的輸入端個(gè)數(shù)無(wú)關(guān)【例5】用增強(qiáng)型NMOS管構(gòu)成的電路如圖2-5(a)所示試寫出F的邏輯式;并用NMOS管畫出更加簡(jiǎn)化而邏輯功能不變的電路解:解題時(shí)首先要分清哪些管子是負(fù)載管,哪些管子是開關(guān)管,只有在一個(gè)負(fù)載管的源極與開關(guān)管的漏極連接節(jié)點(diǎn)上才能輸出倒相的邏輯函數(shù)該題電路圖中只有是負(fù)載管,其余的都是開關(guān)管在開關(guān)管中再看哪些是串接的,哪些是并接的對(duì)于相互串接的開關(guān)管,它們柵極上所加的變量互為與邏輯;對(duì)于相互并接的開關(guān)管,它們柵極

14、上所加的變量互為或邏輯根據(jù)以上分析原則,可得函數(shù)所得簡(jiǎn)化電路如圖2-5(b)所示(a)增強(qiáng)型NMOS管構(gòu)成的電路圖 (b)簡(jiǎn)化后的NMOS管構(gòu)成的電路圖圖2-5 電路圖【例6】指出圖2.1所示電路的輸出邏輯電平是高電平低電平還是高阻態(tài)已知圖(a)中的門電路都是74系列的TTL門電路,圖(b)中的門電路為CC4000系列的CMOS門電路圖2.1 解: TTL門電路的輸入端懸空時(shí),相當(dāng)于高電平輸入,輸入端接有電阻時(shí),其電阻阻值大于1.4K時(shí),該端也相當(dāng)于高電平,電阻值小于0.8K時(shí),該端才是低電平而CMOS邏輯門電路,輸入端不管是接大電阻還是接小電阻,該端都相當(dāng)于低電平(即地電位)所以有如下結(jié)論:(a) 為低電平狀態(tài);是低電平狀態(tài);是高電平狀態(tài);輸出為高阻狀態(tài);(b) 輸出為高電平;輸出是低電平狀態(tài);輸出是低電平狀態(tài);【例7】試畫出圖2.2三態(tài)門和TG門的輸出電壓波形其中AB電壓波形如圖題2.2所示圖2.2解:【例8】圖題2.3所示電路為CMOS門電路,試分析各電路輸出邏輯功能,并寫出各電路的輸出邏輯函數(shù)式設(shè)二極管正向?qū)щ姇r(shí)的壓降為0.7V圖2.3解:(a)是一個(gè)六輸入的與非邏輯關(guān)系;(b)是一個(gè)六輸入的或非邏輯關(guān)系(c)五輸入與非邏輯關(guān)系;(d)【例9】試畫出圖2.4所示電路輸出端的電壓波形其中輸入AB 的波形