電源PCB_LAYOUT_部分

1、PCB設計規(guī)范設計規(guī)范文件號：2013序號：2013V1崧欣電子科技有限公司企業(yè)標準適用范圍：本規(guī)范適用于崧欣電子公司人員設計所有 印制電路板（簡稱PCB）目的：1.提高PCB設計質(zhì)量和設計效率；2.提高PCB的可生產(chǎn)性、可測試性、可維護性。1.安規(guī)距離要求部分目錄目錄2.抗干擾、EMC部分3.整體布局及走線部分4.熱設計部分5.工藝處部分安規(guī)距離要求部分安全距離包括電氣間隙（空間距離），爬電距離（沿面距離）和絕緣穿 透距離 1、電氣間隙：兩相鄰導體或一個導體與相鄰電機殼表面的沿空氣測量 的最短距離。 2、爬電距離：兩相鄰導體或一個導體與相鄰電機殼表面的沿絕絕緣表面 測量的最短距離。一、爬電距

2、離和電氣間隙距離要求，可參考NE61347-1-2-13/GB19510.14.（1）、爬電距離爬電距離:輸入電壓50V-250V時，保險絲前LN2.5mm， 輸入電壓250V-500V時，保險絲前LN5.0mm； 電氣間隙電氣間隙:輸入電壓50V-250V時，保險絲前LN1.7mm， 輸入電壓250V-500V時，保險絲前LN3.0mm； 保險絲之后可不做要求，但盡量保持一定距離以避免短路損壞電源。 （2）、一次側(cè)交流對直流部分2.0mm （3）、一次側(cè)直流地對地4.0mm如一次側(cè)地對大地 （4）、一次側(cè)對二次側(cè)6.4mm，如光耦、Y 電容等元器零件腳間距 6.4mm 要開槽。 （5）、變壓

3、器兩級間6.4mm 以上，8mm加強絕緣。 安規(guī)距離要求部分電壓范圍小于30V推薦最小爬電距離 0.3mm30 - 50V0.8mm50 - 100V 1.0 mm100 - 200V1.5 mm200 - 300V300 - 400V400 - 600V600 - 1000V 2.0 mm 2.5 mm 3.2 mm 5.0 mm安規(guī)距離要求部分8138452VVcc341Gnd4837U3A高阻 抗干擾、EMC部分一、長線路抗干擾C3HV2365U3B71 RC11D1Q1D2C4R1 *T1AT1C*D3VCCOut231U4A65U4B7R低阻C3R2RT 32PC1B64OutCsR

4、tIC1ComR3R4C2R5圖一圖二在圖二中 ，PCB 布局時，驅(qū)動電阻R3應靠近Q1（MOS管），電流取樣電阻R4、C2應靠近IC1的第 4 Pin，如圖一所說的R應盡量靠近運算放大器縮短高阻抗線路。因運算放大器輸入端阻抗很高，易受干擾。輸出端阻抗較低，不易受干擾。一條長線相當于一根接收天線，容易引入外界干擾。313131313311抗干擾、EMC部分2Q12N44012Q12N4401R1R2R1R2Q22N4401R12R2C1Q22N4401R12R2C1AR3D1D2R3D1D2C22Q12N4401C22Q12N4401B圖三在圖三的A中排版時，R1、R2要靠近三極管Q1放置，因

5、Q1的輸入阻抗很高，基極線路過長，易受干擾，則R1、R2不能遠離Q1。在圖三的B中排版時，C2要靠近D2，因為Q2三極管輸入阻抗很高，如Q2至D2的線路太長，易受干擾，C2應移至D2附近?？垢蓴_、EMC部分二、小信號走線盡量遠離大電流走線，忌平行，D=2.0mm。小信號線大大電流走線三、小信號線處理：電路板布線盡量集中，減少布板面積提高抗干擾能力。四、一個電流回路走線盡可能減少包圍面積。信號線如：電流取樣信號線和來自光耦的信號線抗干擾、EMC部分五、光電耦合器件，易受干擾，應遠離強電場、強磁場器件，如大電流走線、變壓器、高電位脈動器件等。六、多個IC等供電，Vcc、地線注意。并聯(lián)單點接地，互不

6、干擾。串聯(lián)多點接地，相互干擾?？垢蓴_、EMC部分七、噪聲要求1、盡量縮小由高頻脈沖電流所包圍的面積，如下（圖一、圖二）圖一圖二散熱器一般的布板方式抗干擾、EMC部分2、濾波電容盡量貼近開關管或整流二極管如上圖二，C1盡量靠近Q1，C3靠近D1等。3、脈沖電流流過的區(qū)域遠離輸入、輸出端子，使噪聲源和輸入、輸出口分離 。入口管電管 管電路 電路圖三圖四圖三：MOS管、變壓器離入口太近，電磁的輻射能量直接作用于輸入端，因此，EMI測試不通過。圖四：MOS管、變壓器遠離入口，電與磁的輻射能量距輸入端距離加大，不能直接作用于輸入端，因此EMI傳導能通過4312抗干擾、EMC部分4、控制回路與功率回路分開

7、，采用單點接地方式，如圖五。+功率部分+27RtVcc4356U1NCCsPC1BPC1APC817地TGNDGnd1Out8Vcc Com控制部光耦124VCC3圖五圖六控制IC周圍的元件接地接至IC的地腳 ；再從地腳引出至大電容地線 。光耦第3腳地接到IC的第1 腳，第4腳接至IC的2腳上 。如圖六抗干擾、EMC部分5、 必要時可以將輸出濾波電感安置在地回路上。6、 用多只ESR低的電容并聯(lián)濾波。7、 用銅箔進行低感、低阻配線，相鄰之間不應有過長的平行線，走線盡量避免平行、交叉用垂直方式，線寬不要突變，走線不要突然拐角（即：直角）。八、抗干擾要求（同一電流回路平行走線，可增強抗干擾能力）1

8、、 盡可能縮短高頻元器件之間連線，設法減少它們的分布參數(shù)和相互間電磁干擾，易受干擾的元器件不能和強干擾器件相互挨得太近，輸入輸出元件盡量遠離。2、 某些元器件或?qū)Ь€之間可能有較高電位差，應加大它們之間的距離，以免放電引出意外短路。整體布局及走線原則一、整體布局圖三1、 散熱片分布均勻，風路通風良好。S1風扇風扇s3S2風路好圖一 風路不好散熱片擋風路，不利于散熱。通風良好，利于散熱。圖二2、 電容、IC等與熱元件（散熱器、整流橋、續(xù)流電感、功 率電阻）要保持距離以避免受熱而受到影響。3、 電流環(huán)： 為了穿線方便，引線孔距不能太遠或太近。4、 輸入/輸出、AC/插座要滿足兩線長短一致，留有一定空

9、 間裕量，注意插頭線扣所占的位置、插拔方便，輸出線 孔整齊，好焊線。整體布局及走線原則5、元件之間不能相碰、MOS管、整流管的螺釘位置、壓條不能與其它元相碰，以便裝配工藝盡量簡化電容和電阻與壓條或螺釘相碰，在布板時可以先考慮好螺釘和壓條的位置。如下圖三：218Vcc Com7RtVcc43NCCs56U1R2HVR1C1圖三圖四GndOut6、 除溫度開關、熱敏電阻外，對溫度敏感的關鍵元器件（如IC）應遠離發(fā)熱元件，發(fā)熱較大的器件應與電容等影響整機壽命的器件有一定的距離。7、 對于電位器，可調(diào)電感、可變電容器，微動開關等可調(diào)元件的布局，應考慮整機結(jié)構(gòu)要求，若是機內(nèi)調(diào)節(jié)，應放在PCB板上方便于調(diào)

10、節(jié)的地方，若是機外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機箱面板上的位置相適應。8、 應留出印制PCB板定位孔支架所占用的位置。9、 位于電路板邊緣的元器件，離電路板邊緣一般不少于2mm。10、 輸出線、燈仔線、風扇線盡量一排，極性一致與面板對應。11、 一般布局：小板上不接入高壓，將高壓元件放在大板上，如有特殊情況，則安規(guī)一定要求考慮好。如圖四將R1、R2放在大板，引入一低壓線即可。整體布局及走線原則12、 初級散熱片與外殼要保持5mm以上距離(包麥拉片 除外)。13、 布板時要注意反面元件的高度 。如圖五板反面件保持件與外殼的距離圖五外殼14、 初次級Y電容與變壓器磁芯要注意安規(guī)。二、單元電路的布局要

11、求1、 要按照電路的流程安排各個功能電路單元的位置，使 布局便于信號流通， 并使信號盡可能保持一致的方向 。2、 以每個功能電路的核心元件為中心，圍繞它來進行布 局，元器件應均勻整齊，緊湊地排列在PCB上，盡量 減小和縮短各元件之間的連接引線。整體布局及走線原則 3、 在高頻下工作要考慮元器件的分布參數(shù)，一般電路應盡可能 使元器件平行排列，這樣不僅美觀，而且裝焊容易，易于批 量生產(chǎn)。 三、布線原則1、 輸入輸出端用的導線應盡量避免相鄰平行，最好加線間地線，以 免發(fā)生反饋藕合。2、 走線的寬度主要由導線與絕緣基板間的粘附強度和流過它們的電 流值決定。當銅箔厚度為50m，寬度為1mm時，流過1A的

12、電流 ，溫升不會高于3，以此推算2盎司（70m）厚的銅箔，1mm 寬可流通1.5A電流，溫升不會高于3（注：自然冷卻）。3、 輸入控制回路部分和輸出電流及控制部分（即走小電流走線之間 和輸出走線之間各自的距離）電氣間隙寬度為：0.75mm-1.0mm (Min0.3mm)。原因是銅箔與焊盤如果太近易造成短路，也易造成 電性干擾的不良反應。4、 ROUTE線拐彎處一般取圓弧形，而直角、銳角在高頻電路中會影 響電氣性能。5、 電源線根據(jù)線路電流的大小，盡量加粗電源線寬度，減少環(huán)路阻 抗，同時使電源線，地線的走向和數(shù)據(jù)傳遞方向一致，縮小包圍 面積，有助于增強抗噪聲能力。整體布局及走線原則A：散熱器接

13、地多數(shù)也采用單點接地，提高噪聲抑制能力如下圖：接地接地更改前：多點接地形成磁場回路，EMI測試不合格。不接地接地更改后：單點接地無磁場回路，EMI測試OK。整體布局及走線原則7、濾波電容走線A： 噪音、紋波經(jīng)過濾波電容被完全濾掉。好好B： 當紋波電流太大時，多個電容并聯(lián)，紋波電流經(jīng)過第一個電容的流量比第二個、第三個大很多，往后逐漸減小，第一個電容產(chǎn)生的熱量也比第二個、第三個多，很容易損壞，走線時，盡量讓紋波電流均分給每個電容，走線如下圖A、B：如空間許可，也可用圖B方式走線I圖A圖B無缺口小缺口大缺口頂層或底層底層或頂層符合安規(guī)合安規(guī) 整體布局及走線原則8、 高壓高頻電解電容的引腳有一個鉚釘，

14、如下圖所示，它應與頂層走線銅箔保持距離，并要符合安規(guī)。高壓短低壓第一層走線短9、 弱信號走線，不要在電感、電流環(huán)等器件下走線。電流取樣線在批量生產(chǎn)時發(fā)生磁芯與線路銅箔相碰，造成故障。整體布局及走線原則10、 金屬膜電阻下不能走高壓線、低壓線盡量走在電阻中間，電阻如果破皮容易和下面銅線短路。11、 加錫A： 功率線銅箔較窄處加錫。B：C：RC吸收回路，不但電流較大需加錫，而且利于散熱。熱元件下加錫，用于散熱，加錫不能壓焊盤。12、 信號線不能從變壓器、散熱片、MOS管腳中穿過。13、 如輸出是疊加的，差模電感前電容接前端地，差模電感后電容接輸出地。整體布局及走線原則14、 高頻脈沖電流流徑的區(qū)域

15、PWM采樣VoutVinA：盡量縮小由高頻脈沖電流包圍的面積上圖所標示的5個環(huán)路包圍 的面積盡量小。B: 電源線、地線盡量靠近，以減小所包圍的面積，從而減小外 界磁場環(huán)路切割產(chǎn)生的電磁干擾，同時減少環(huán)路對外的電磁輻射。C: 大電容盡量離MOS管近，輸出RC吸收回路離整流管盡量近。D: 電源線、地線的布線盡量加粗縮短，以減小環(huán)路電阻，轉(zhuǎn)角要 圓滑，線寬不要突變?nèi)缦聢D 。整體布局及走線原則窄寬窄寬E：F：脈沖電流流過的區(qū)域遠離輸入輸出端子，使噪聲源和出口分離。振蕩 濾波去耦電容靠近IC地，地線要求短。整體布局及走線原則14： 錳銅絲 立式變壓器磁芯 工字電感 功率電阻 散熱片 磁環(huán)下不能走第 一層

16、線。15： 開槽與走線銅箔要有10MIL以上的距離，注意上下層金屬部分的安規(guī)。16、 驅(qū)動變壓器，電感，電流環(huán)同名端要一致。17、 雙面板一般在大電流走線處多加一些過孔，過孔要加錫，增加載流 能力。18、 在單面板中，跳線與其它元件不能相碰，如跳線接高壓元件，則應與低壓元件保持一定安規(guī)距離。同時應與散熱片要保持1mm以上的距離。四、案例分析開關電源的體積越來越小，它的工作頻率也越來越高，內(nèi)部器件的密集度也越來高，這對PCB布線的抗干擾要求也越來越嚴，針對一些案例的布線，發(fā)現(xiàn)的問題與解決方法如下： 整體布局及走線原則1、整體布局： 案例1是一款六層板，最先布局是，元件面放控制部份，焊錫面放 功率

17、部份，在 調(diào)試時發(fā)現(xiàn)干擾很大，原因是PWM IC 與光耦位置 擺放不合理，如：板光耦管PWM IC如 上 圖 ， PWM IC 與 光 耦 放 在 MOS 管 底 下 ， 它們之間只有一層2.0mm的PCB隔開，MOS管直接干擾PWM IC，后改進為管板將PWM IC與光耦移開，且其上方無流過脈動成份的器件。光耦無干擾元件PWM IC整體布局及走線原則2、走線問題： 功率走線盡量實現(xiàn)最短化，以減少環(huán)路所包圍的面積，避免干擾。 小信號線包圍面積小，如電流環(huán)：電環(huán)PWM ICA線與B線所包面積越大，它所接收的干擾越多。因為它是反饋電流大小而調(diào)節(jié)PWM IC輸出的，誤動作將直接導致環(huán)路不穩(wěn)。光耦反饋

18、線要短，且不能有脈動信號與其交叉或平行。光耦PWM IC整體布局及走線原則PWM IC 芯片電流采樣線與驅(qū)動線，以及同步信號線，走線時應盡量遠離，不能平行走線，否則相互干擾。因：電流波形為：連續(xù)連續(xù)PWM IC 驅(qū)動波形及同步信號電壓波形是：熱設計部分一、小板離變壓器不能太近。距離太近小板小板離變壓器太近，會導致小板上的半導體元件容易受熱而影響。二、盡量避免使用大面積鋪銅箔，否則，長時間受熱時，易發(fā)生銅箔膨脹和脫落現(xiàn)象，必須用大面積銅箔時，最好用柵格狀，這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。工藝處理部分一、 每一塊PCB上都必須用箭頭標出過錫爐的方向：二、 布局時，DIP封裝的IC擺放的方向必須與過錫爐的方向成垂直， 不可平行，如下圖；如果布局上有困難，可允許水平放置IC（ SOP封裝的IC擺放方向與DIP相反）。工藝處理部分三、 布線方向為水平或垂直，由垂直轉(zhuǎn)入水平要走45度進入。四、 若銅箔入圓焊盤