數(shù)字電路第4章(6競爭與冒險現(xiàn)象)_2

1、數(shù)字邏輯又名：數(shù)字電子技術(shù)、數(shù)字電路Digital-Electronics第 四 章組合邏輯電路組合邏輯電路 本章重點介紹組合邏輯電路的特點、分析與設(shè)計。本章重點介紹組合邏輯電路的特點、分析與設(shè)計。在此基礎(chǔ)上，介紹常用的集成組合邏輯電路。最后介在此基礎(chǔ)上，介紹常用的集成組合邏輯電路。最后介紹組合邏輯電路上存在地競爭冒險現(xiàn)象，產(chǎn)生的原紹組合邏輯電路上存在地競爭冒險現(xiàn)象，產(chǎn)生的原因及消除的方法。因及消除的方法。 在這一章中，應(yīng)能在給定電路的情況下，分析其在這一章中，應(yīng)能在給定電路的情況下，分析其邏輯功能；也可在給定邏輯要求的情況下，用邏輯電邏輯功能；也可在給定邏輯要求的情況下，用邏輯電路實現(xiàn)。另外

2、對于集成組合邏輯電路，如編碼器、譯路實現(xiàn)。另外對于集成組合邏輯電路，如編碼器、譯碼器、數(shù)據(jù)選擇器等，應(yīng)了解其電路的邏輯功能、輸碼器、數(shù)據(jù)選擇器等，應(yīng)了解其電路的邏輯功能、輸出輸入的邏輯關(guān)系、利用它們實現(xiàn)邏輯功能。出輸入的邏輯關(guān)系、利用它們實現(xiàn)邏輯功能。4.1 概述概述 4.2 組合邏輯電路的分析和設(shè)計組合邏輯電路的分析和設(shè)計 4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 4.4 組合邏輯電路中的競爭冒險現(xiàn)象組合邏輯電路中的競爭冒險現(xiàn)象4.4 組合邏輯中的競爭-冒險現(xiàn)象1. 前述組合邏輯電路的分析與設(shè)計都是在輸入、輸前述組合邏輯電路的分析與設(shè)計都是在輸入、輸出處于穩(wěn)定的邏輯電平下進(jìn)行的。

3、將邏輯門看成理出處于穩(wěn)定的邏輯電平下進(jìn)行的。將邏輯門看成理想的開關(guān)器件。想的開關(guān)器件。2. 實際上，電信號實際上，電信號經(jīng)過不同數(shù)目的門經(jīng)過不同數(shù)目的門，或者，或者從某狀從某狀態(tài)（態(tài)（1, 0）跳變到另一狀態(tài)（）跳變到另一狀態(tài)（0, 1）時）時，經(jīng)過導(dǎo)線傳，經(jīng)過導(dǎo)線傳輸都需要花費一定的時間，稱之為時間延遲，簡稱輸都需要花費一定的時間，稱之為時間延遲，簡稱時延。時延。4.4 組合邏輯中的競爭-冒險現(xiàn)象 把門電路的兩個輸入信號同時向相反的邏輯電平把門電路的兩個輸入信號同時向相反的邏輯電平跳變（一個從跳變（一個從1變?yōu)樽優(yōu)?,另一個從另一個從0變?yōu)樽優(yōu)?)的現(xiàn)象稱為的現(xiàn)象稱為 由于競爭而在電路輸出端

4、可能產(chǎn)生干擾（尖峰）由于競爭而在電路輸出端可能產(chǎn)生干擾（尖峰）脈沖的現(xiàn)象就叫脈沖的現(xiàn)象就叫根據(jù)競爭冒險的原因，可分為根據(jù)競爭冒險的原因，可分為邏輯冒險邏輯冒險和和功能冒險功能冒險兩種。兩種。(1) 功能冒險：功能冒險： 在組合邏輯電路輸入端，當(dāng)有幾個變量同時在組合邏輯電路輸入端，當(dāng)有幾個變量同時發(fā)生變化時，由于這幾個變量變化的快慢各不相發(fā)生變化時，由于這幾個變量變化的快慢各不相同，傳遞到電路中某個門時，必然有時間差，這同，傳遞到電路中某個門時，必然有時間差，這種現(xiàn)象叫做功能競爭，因功能競爭在輸出端出現(xiàn)種現(xiàn)象叫做功能競爭，因功能競爭在輸出端出現(xiàn)的瞬時干擾脈沖，叫功能冒險。的瞬時干擾脈沖，叫功能冒

5、險。對于與門，若穩(wěn)態(tài)時，對于與門，若穩(wěn)態(tài)時，A1, B0或或A0, B1時，輸出皆為時，輸出皆為Y0。但在。但在信號的傳輸過程中，由于門的傳輸時信號的傳輸過程中，由于門的傳輸時間不同，造成在時間間不同，造成在時間t 內(nèi)，出現(xiàn)內(nèi)，出現(xiàn)A和和B同時高于同時高于VIL（max），這樣在輸出端，這樣在輸出端產(chǎn)生了很窄的脈沖，即產(chǎn)生了很窄的脈沖，即Y1，稱為電，稱為電壓尖峰或電壓毛刺。（壓尖峰或電壓毛刺。（“1”冒險）。冒險）。ABYAtD(max)ILV(max)ILVYB (1) 功能冒險功能冒險對于對于或或門，若穩(wěn)態(tài)時，門，若穩(wěn)態(tài)時，A1, B0或或A0, B1時，輸出皆為時，輸出皆為Y1。但在。

6、但在信號傳輸過程中，由于門的傳輸時間信號傳輸過程中，由于門的傳輸時間不同，造成在時間不同，造成在時間t 內(nèi)，出現(xiàn)內(nèi)，出現(xiàn)A和和B同時低于同時低于VIH(min)，在輸出端產(chǎn)生很窄，在輸出端產(chǎn)生很窄的尖峰脈沖，即的尖峰脈沖，即Y0。（。（“0” 冒險）冒險）AtD(min)IHV(min)IHVYBABY(1) 功能冒險功能冒險問：有功能競爭現(xiàn)象，是否一定會產(chǎn)生功能冒險？問：有功能競爭現(xiàn)象，是否一定會產(chǎn)生功能冒險？AtD(min)IHV(min)IHVYBABYAtD(max)ILVYBABY(max)ILV否否(2) 邏輯冒險：邏輯冒險： 在組合邏輯電路，當(dāng)某一個變量發(fā)生變化時，在組合邏輯電路

7、，當(dāng)某一個變量發(fā)生變化時，由于此信號在電路中經(jīng)過的路徑不同，使到達(dá)電由于此信號在電路中經(jīng)過的路徑不同，使到達(dá)電路中某個門的多個輸入信號產(chǎn)生時間差，這種現(xiàn)路中某個門的多個輸入信號產(chǎn)生時間差，這種現(xiàn)象叫做邏輯競爭，因邏輯競爭在輸出端出現(xiàn)的瞬象叫做邏輯競爭，因邏輯競爭在輸出端出現(xiàn)的瞬時干擾脈沖，叫邏輯冒險。時干擾脈沖，叫邏輯冒險。 由于所有邏輯器件都有延遲時間，所以邏輯由于所有邏輯器件都有延遲時間，所以邏輯競爭是必然存在的。競爭是必然存在的。(1) 邏輯冒險邏輯冒險AL=AAG1G2AAL對于與門，穩(wěn)態(tài)時，對于與門，穩(wěn)態(tài)時，A0向向A1跳變時，輸出皆為跳變時，輸出皆為Y0。但在非門存在延時。但在非門

8、存在延時t， 造成在時間造成在時間t 內(nèi)，內(nèi)，A和和A同時為高電平，在同時為高電平，在輸出端產(chǎn)生很窄的脈沖，輸出端產(chǎn)生很窄的脈沖，即即Y1。（。（“1”冒險）。冒險）。(1) 邏輯冒險邏輯冒險AALAL=A+AG1G2對于或門，穩(wěn)態(tài)時，對于或門，穩(wěn)態(tài)時，A1向向A0跳變時，輸出皆為跳變時，輸出皆為Y1。但在非門存在延時。但在非門存在延時t， 造成在時間造成在時間t 內(nèi)，內(nèi)，A和和A同時為低電平，在同時為低電平，在輸出端產(chǎn)生很窄的脈沖，輸出端產(chǎn)生很窄的脈沖，即即Y0。（。（“0”冒險）。冒險）。問：有邏輯競爭現(xiàn)象，是否一定會產(chǎn)生邏輯冒險？問：有邏輯競爭現(xiàn)象，是否一定會產(chǎn)生邏輯冒險？否否AL=AA

9、G1G2AALAALAL=A+AG1G2分析：分析：2 24 4譯譯碼器中的競爭碼器中的競爭- -冒險現(xiàn)象冒險現(xiàn)象當(dāng)當(dāng)ABAB從從10-0110-01時，動態(tài)過程時，動態(tài)過程中出現(xiàn)中出現(xiàn)0000和和1111狀態(tài)，在狀態(tài)，在Y3和和Y0輸出端可能輸出端可能產(chǎn)生冒險。產(chǎn)生冒險。一、代數(shù)法：一、代數(shù)法： (2) 若輸出端門電路的兩個輸入信號若輸出端門電路的兩個輸入信號A和和A 是輸入變是輸入變量量A經(jīng)過經(jīng)過兩個不同的傳輸兩個不同的傳輸途徑而來，則當(dāng)輸入變量途徑而來，則當(dāng)輸入變量A的狀態(tài)發(fā)生突變時輸出端有可能產(chǎn)生尖峰脈沖。的狀態(tài)發(fā)生突變時輸出端有可能產(chǎn)生尖峰脈沖。(1) (1) 檢查是否存在某個變量檢

10、查是否存在某個變量A，它同時以原變量和它同時以原變量和反變量的形式出現(xiàn)在函數(shù)表達(dá)式中。反變量的形式出現(xiàn)在函數(shù)表達(dá)式中。故只要輸出端的邏輯函數(shù)在故只要輸出端的邏輯函數(shù)在一定條件下一定條件下能簡化成能簡化成YA+A 或或 YA A , 則可判定存在競爭冒險現(xiàn)象則可判定存在競爭冒險現(xiàn)象例：判斷電路例：判斷電路F=AC+AB+AC是否可能產(chǎn)生冒險是否可能產(chǎn)生冒險解：變量解：變量 A 和和C 具備競爭的條件具備競爭的條件, ,應(yīng)分別進(jìn)行檢查應(yīng)分別進(jìn)行檢查 檢查檢查C ：因此，因此，C 發(fā)生變化時，不會產(chǎn)生冒險；發(fā)生變化時，不會產(chǎn)生冒險；A B F0 0 C0 1 10 1 C1 1 C 檢查檢查A ：B

11、 C F0 0 A0 1 A0 1 A1 1 A+A 當(dāng)當(dāng)B=C=1時時, , A的變化可能使電路產(chǎn)生冒險的變化可能使電路產(chǎn)生冒險二、卡諾圖法二、卡諾圖法當(dāng)描述電路的邏輯函數(shù)為當(dāng)描述電路的邏輯函數(shù)為“與或與或”式時式時, , 可可采用卡諾圖來判斷是否存在險象。其方法是觀察采用卡諾圖來判斷是否存在險象。其方法是觀察是否存在是否存在“相切相切”的卡諾圖的卡諾圖, ,如果兩卡諾圈相切，如果兩卡諾圈相切，而相切處又未被其它卡諾圈包圍，則可能發(fā)生冒而相切處又未被其它卡諾圈包圍，則可能發(fā)生冒險現(xiàn)象險現(xiàn)象.例：在電路例：在電路F=AD+AC+ABC的卡諾圖中，相鄰的卡諾圖中，相鄰最小項最小項ABCD與與AB

12、CD不被同一卡諾圈包含，因不被同一卡諾圈包含，因此當(dāng)此當(dāng) B = D = 1，C0時，電路可能由于時，電路可能由于A的變化的變化面產(chǎn)生冒險。面產(chǎn)生冒險。00 01 11 1000011110 ABCD11111111(1) 接入濾波電容接入濾波電容尖峰脈沖很窄，在門電路的輸出端并接一個很小尖峰脈沖很窄，在門電路的輸出端并接一個很小的濾波電容（通常為幾十到幾百皮法），可將尖的濾波電容（通常為幾十到幾百皮法），可將尖峰削弱到峰削弱到 VTH 以下。此方法簡單易行，但使得輸以下。此方法簡單易行，但使得輸出波形變差。出波形變差。在電路的輸出端連接一個慣性在電路的輸出端連接一個慣性延時環(huán)節(jié)，通常延時環(huán)節(jié)

13、，通常RCRC濾波器。濾波器。組合電路組合電路x1x2xnFFCRFtFt(a) 未加濾波電容的輸出未加濾波電容的輸出 (b) 加濾波電容后的輸出加濾波電容后的輸出 CF取值越大，濾波效果越好，但卻會使正常輸出信號前取值越大，濾波效果越好，但卻會使正常輸出信號前后沿變壞。故參數(shù)要選擇合適，一般由實驗確定。適合于對后沿變壞。故參數(shù)要選擇合適，一般由實驗確定。適合于對輸出波形的前、后沿?zé)o嚴(yán)格要求的場合輸出波形的前、后沿?zé)o嚴(yán)格要求的場合。（2）引入選通脈沖）引入選通脈沖P 門電路的輸入要受選通脈沖的控制。門電路的輸入要受選通脈沖的控制。 由于冒險現(xiàn)象僅發(fā)生在輸入信號變化的瞬間，由于冒險現(xiàn)象僅發(fā)生在輸

14、入信號變化的瞬間，因此在這段時間內(nèi)先將門封住，待電路進(jìn)入穩(wěn)態(tài)后，因此在這段時間內(nèi)先將門封住，待電路進(jìn)入穩(wěn)態(tài)后， 再加選通脈沖選取輸出結(jié)果再加選通脈沖選取輸出結(jié)果, 即可消除現(xiàn)象。即可消除現(xiàn)象。 該方法簡單易行，但對選通信號的作用時間和該方法簡單易行，但對選通信號的作用時間和脈沖寬度有嚴(yán)格的要求。脈沖寬度有嚴(yán)格的要求。（3） 修改邏輯設(shè)計修改邏輯設(shè)計采用增加冗余項的方法。采用增加冗余項的方法。在表達(dá)式中在表達(dá)式中“加加”上多余的上多余的“與項與項”或者或者“乘乘”上多余的上多余的“或項或項”，使原函數(shù)不可能在某種條件，使原函數(shù)不可能在某種條件下再出現(xiàn)下再出現(xiàn)A+A和和AA的形式。的形式。方法：方

15、法： 利用公式利用公式AB+AC+BC=AB+AC 給原函給原函數(shù)增加冗余項數(shù)增加冗余項；或者或者借助卡諾圖。借助卡諾圖。例：例： 試判斷圖中的電路是否存在競爭冒險，已知任試判斷圖中的電路是否存在競爭冒險，已知任何瞬時輸入變量只可能有一個改變狀態(tài)。若存在競爭何瞬時輸入變量只可能有一個改變狀態(tài)。若存在競爭冒險，應(yīng)如何修改電路。冒險，應(yīng)如何修改電路。解解：輸出端的邏輯式為：輸出端的邏輯式為：CAABY當(dāng)當(dāng)B = C = 1時，時，AAY故此電路存在競爭冒險現(xiàn)象。故此電路存在競爭冒險現(xiàn)象。若將上述邏輯式改為：若將上述邏輯式改為：BCCAABY則當(dāng)則當(dāng)BC1時，無論時，無論A 如何變化，如何變化，Y1

16、. A的狀態(tài)不會再引起競爭冒險現(xiàn)象。的狀態(tài)不會再引起競爭冒險現(xiàn)象。ABCY則消除由則消除由A帶來的競爭冒險的電路圖：帶來的競爭冒險的電路圖：注注: 為了使電路所用器件最少，將邏輯函數(shù)化簡，為了使電路所用器件最少，將邏輯函數(shù)化簡，而為了消除競爭冒險又要增加冗余項，這是一對而為了消除競爭冒險又要增加冗余項，這是一對矛盾。矛盾。首先不考慮競爭冒險，將邏輯函數(shù)化簡，首先不考慮競爭冒險，將邏輯函數(shù)化簡，然后檢查有否競爭冒險現(xiàn)象，再用增加冗余項來然后檢查有否競爭冒險現(xiàn)象，再用增加冗余項來消除它。消除它。ABCY2 2、卡諾圖中增加卡諾圖以消除、卡諾圖中增加卡諾圖以消除 相切相切.00 01 11 1000

17、011110 ABCD11111101000100000001111000 01 11 10 ABCD0000001110110111ACABBC 組合邏輯電路指任一時刻的輸出僅取決于該任一時刻的輸出僅取決于該時刻輸入信號的取值組合，而與電路原有狀態(tài)無時刻輸入信號的取值組合，而與電路原有狀態(tài)無關(guān)的電路關(guān)的電路。它在邏輯功能上的特點是：。它在邏輯功能上的特點是：沒有存儲沒有存儲和記憶作用和記憶作用；在電路結(jié)構(gòu)上的特點是：；在電路結(jié)構(gòu)上的特點是：由各種門由各種門電路組成，不含記憶單元，只存在從輸入到輸出電路組成，不含記憶單元，只存在從輸入到輸出的通路，沒有反饋回路。的通路，沒有反饋回路。 本章小結(jié)

18、本章小結(jié)組合邏輯電路的基本分析方法是：組合邏輯電路的基本分析方法是：根據(jù)給定電根據(jù)給定電路逐級寫出輸出函數(shù)式，并進(jìn)行必要的化簡和路逐級寫出輸出函數(shù)式，并進(jìn)行必要的化簡和變換，然后列出真值表，確定電路的邏輯功能。變換，然后列出真值表，確定電路的邏輯功能。組合邏輯電路的基本設(shè)計方法是：組合邏輯電路的基本設(shè)計方法是：根據(jù)給定設(shè)根據(jù)給定設(shè)計任務(wù)進(jìn)行邏輯抽象，列出真值表，然后寫出輸計任務(wù)進(jìn)行邏輯抽象，列出真值表，然后寫出輸出函數(shù)式并進(jìn)行適當(dāng)化簡和變換，求出最簡表達(dá)出函數(shù)式并進(jìn)行適當(dāng)化簡和變換，求出最簡表達(dá)式，從而畫出最簡式，從而畫出最簡( (或稱最佳或稱最佳) )邏輯電路。邏輯電路。以以 MSI MSI

19、 組件為基本單元的電路設(shè)計，其最簡組件為基本單元的電路設(shè)計，其最簡 含義是：含義是：MSI MSI 組件個數(shù)最少，品種最少，組件組件個數(shù)最少，品種最少，組件 之間的連線最少。之間的連線最少。以邏輯門為基本單元的電路設(shè)計，其最簡含義以邏輯門為基本單元的電路設(shè)計，其最簡含義 是：是：邏輯門數(shù)目最少，且各個邏輯門輸入端的邏輯門數(shù)目最少，且各個邏輯門輸入端的 數(shù)目和電路的級數(shù)也最少，沒有竟?fàn)幟半U。數(shù)目和電路的級數(shù)也最少，沒有竟?fàn)幟半U。用于實現(xiàn)組合邏輯電路的用于實現(xiàn)組合邏輯電路的 MSI MSI 組件主要有組件主要有譯譯 碼器和數(shù)據(jù)選擇器。碼器和數(shù)據(jù)選擇器。 編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配 器、數(shù)值比較器和加法器器、數(shù)值比較器和加法器是常用的是常用的MSIMSI組合邏組合邏 輯部件，學(xué)習(xí)時重點掌握其邏輯功能及應(yīng)用。輯部件，學(xué)習(xí)時重點掌握其邏輯功能及應(yīng)用。數(shù)據(jù)選擇器的作用數(shù)據(jù)選擇器的作用是根據(jù)地址碼的要求，從是根據(jù)地址碼的要求，從 多路輸入信號中選擇其中一路輸出。多路輸入信號中選擇其中一路