新版第1章概述

1、第1章概述1.11.280x86系列的概要?dú)v史微型計算機(jī)的結(jié)構(gòu)同濟(jì)大學(xué)電信學(xué)院1.1x86系列結(jié)構(gòu)的概要?dú)v史Intel 4004，70年代中期 Intel 8080、8085，80年代初 Intel 8086、8088。同濟(jì)大學(xué)電信學(xué)院1.1x86系列結(jié)構(gòu)的概要?dú)v史從8086（8088）到80286、80386、80486。奔騰（也稱為80586）、奔騰MMX、 奔騰PRO（也稱為80686）、奔騰、奔騰， 直至最新的奔騰 4，形成了IA（Intel Architecture）-32結(jié)構(gòu)。同濟(jì)大學(xué)電信學(xué)院1.1.18086x86系列結(jié)構(gòu)的最重要的成就之一是， 從1978開始的那些處理器上建立的

2、目標(biāo)程序仍能在x86系列結(jié)構(gòu)系列的最新的處理器上執(zhí)行。8086有16位寄存器和16位外部數(shù)據(jù)總線，具有20位地址總線，可尋址1M字節(jié)地址空間。同濟(jì)大學(xué)電信學(xué)院第一代 Apple同濟(jì)大學(xué)電信學(xué)院第一代 IBM PC同濟(jì)大學(xué)電信學(xué)院1.1.280386Intel 386處理器是x86系列結(jié)構(gòu)系列中的第一個32位處理器。 Intel 386還提供了一種新的虛擬8086方式， Intel386處理器有32位地址總線，能支持多至4G字節(jié)的物理器。同濟(jì)大學(xué)電信學(xué)院1.1.280386原始的16位指令用新的32位操作數(shù)和新的尋址方式得到增強(qiáng)，并提供了一些新的指令，包括那些位操作指令。同濟(jì)大學(xué)電信學(xué)院1.1.

3、380486Intel486處理器把Intel386處理器的指令譯碼和執(zhí)行單元擴(kuò)展為五個流水線段，增加了的并行執(zhí)行能力，其中每個段（當(dāng)需要時）與其它的并行操作最多可在不同段上同時執(zhí)行五條指令。每個段以能在一個時鐘周期內(nèi)執(zhí)行一條指令的方式工作，所以，Intel486處理器能在每個時鐘周期執(zhí)行一條指令。同濟(jì)大學(xué)電信學(xué)院1.1.38048680486的一個改進(jìn)是在x86系列處理器的中引入了緩存。在上增加了一8K字節(jié)的一級緩存（cache），大大增加了每個時鐘周期執(zhí)行一條指令的百分比，包括操作數(shù)在一級cache中的器指令。同濟(jì)大學(xué)電信學(xué)院1.1.380486第一次把x87FPU（浮點(diǎn)處理單元）集成到處

4、理器上并增加了新的引腳、位和指令。同濟(jì)大學(xué)電信學(xué)院1.1.4PentiumIntel奔騰（Pentium）處理器增加了第二個執(zhí)行流水線以達(dá)到量性能（兩個已知的流水線u和v，一起工作能實(shí)現(xiàn)每個時鐘執(zhí)行兩條指令）。一級cache也加倍了，8K字節(jié)用于代碼，另8K字節(jié)用于數(shù)據(jù)。但內(nèi)部數(shù)據(jù)通路是128和256位以加速內(nèi)部數(shù)據(jù)傳送，且猝發(fā)的外部數(shù)據(jù)總線已經(jīng)增加至64位。同濟(jì)大學(xué)電信學(xué)院1.1.4Pentium增加了高級的可編程中斷器（AdvancedProgrammableInterruptController（APIC）以支持多奔騰處理器系統(tǒng)，新的引腳和特殊的方式（雙處理）設(shè)計以支持無連接的兩個處理器

5、系統(tǒng)。同濟(jì)大學(xué)電信學(xué)院1.1.5P6系列處理器在1995年，Intel引入了P6系列處理器。此處理器系列是基于新的量微結(jié)構(gòu)上的，它建立了新的性能標(biāo)準(zhǔn)。P6系列微結(jié)構(gòu)設(shè)計的主要目的之一是在仍使用相同的0.6微米、四層金屬BICMOS制造過程的情況下使處理器的性能明顯地超過奔騰處理器，用與奔騰處理器同樣的制造過程要提高性能只能在微結(jié)構(gòu)上有實(shí)質(zhì)上的改進(jìn)。同濟(jì)大學(xué)電信學(xué)院1.1.5P6系列處理器Intel Pentium Pro處理器是基于P6微結(jié)構(gòu)的第一個處理器。P6處理器系統(tǒng)隨后的成員是Intel Pentium II、Intel Pentium II Xeon（至強(qiáng)）、Intel Celeron

6、（賽揚(yáng)）、Intel Pentium III和Intel Pentium III Xeon（至強(qiáng)）處理器。同濟(jì)大學(xué)電信學(xué)院1.1.6PentiumIIIntel Pentium II處理器把MMX技術(shù)加至P6系列處理器，并具有新的包裝和若干包裝在了SECC上，硬件增強(qiáng)。處理器這使其更具有了靈活的母板結(jié)構(gòu)。第一級數(shù)據(jù)和指令caches每個擴(kuò)展至16 K字節(jié)，cache的為256 K字節(jié)、512支持K字節(jié)和1 M字節(jié)。同濟(jì)大學(xué)電信學(xué)院1.1.6PentiumIIPentiumIIXeon（至強(qiáng)）處理器組合Intel處理器前一代的若干額外特性，例如4way、8way（最高）可伸縮性和運(yùn)行在“全時鐘速

7、度”后沿總線上的2M字節(jié)cache，以滿足中等和高性能服務(wù)器與工作站的要求。同濟(jì)大學(xué)電信學(xué)院1.1.7PentiumIIIPentiumIII處理器引進(jìn)流SIMD擴(kuò)展（SSE）至X86系列結(jié)構(gòu)。SSE擴(kuò)展把由IntelMMX引進(jìn)的SIMD執(zhí)行模式擴(kuò)展為新的128位寄存器和能在包裝的單精度浮點(diǎn)數(shù)上執(zhí)行SIMD操作。同濟(jì)大學(xué)電信學(xué)院1.1.7PentiumIIIPentium III Xeon處理器用Intel的0.18µm處理技術(shù)的全速高級傳送緩存（Advanced Transfer Cache）擴(kuò)展了IA-32處理器的性能級。同濟(jì)大學(xué)電信學(xué)院1.1.8Pentium4IntelPen

8、tium4處理器是2000年推出的ia-32處理器，并是第一個基于IntelNetBurst微結(jié)構(gòu)的處理器。IntelNetBurst微結(jié)構(gòu)是新的32bit微結(jié)構(gòu)，它處理器能在比以前的IA-32處理器更高的時鐘速度和性能等級上進(jìn)行操作。IntelPentium4處理器有以下高級特性：同濟(jì)大學(xué)電信學(xué)院1.1.8Pentium4（1）IntelNetBurst微結(jié)構(gòu)的第一個實(shí)現(xiàn)l 快速的執(zhí)行引擎。l Hyper流水線技術(shù)。l 高級的動態(tài)執(zhí)行。l 創(chuàng)新的新cache子系統(tǒng)。同濟(jì)大學(xué)電信學(xué)院1.1.8Pentium4（2）流SIMD擴(kuò)展2（SSE2）l 用144條新指令擴(kuò)展Intel 擴(kuò)展，它包括支持

9、：u 128位SIMD整數(shù)算術(shù)操作。u 128位SIMD雙精度浮點(diǎn)操作。MMX技術(shù)和SSEu Cache和管理操作。l 進(jìn)一步增強(qiáng)和了、語音、加密、影像和處理。同濟(jì)大學(xué)電信學(xué)院1.1.8Pentium4（3）400總線。MHzIntelNetBurst微結(jié)構(gòu)系統(tǒng)l 提供每秒3.2G字節(jié)的吞吐率（比PentiumIII處理器快三倍）。l 四倍100MHz可伸縮總線時鐘，以達(dá)到400MHz有效速度。的，深度流水線。ll 128字節(jié)線具字節(jié)。同濟(jì)大學(xué)電信學(xué)院1.1.8Pentium4（4）與在IntelX86系列結(jié)構(gòu)處理器上所寫和運(yùn)行的已存在的應(yīng)用程序和操作系統(tǒng)兼容。同濟(jì)大學(xué)電信學(xué)院1.1.9Int

10、el超線程處理器Intel公司于2002年推出了具有超線程技術(shù)的IA-32列處理器。超線程（Hyper-ThreadingHT）技術(shù)單個物理處理器用共享的執(zhí)行并發(fā)地執(zhí)行兩個或多個分別的代碼流（線程）。以提高X86系列處理器執(zhí)行多線程操作系統(tǒng)與應(yīng)用程序代碼的性能。同濟(jì)大學(xué)電信學(xué)院1.1.9Intel超線程處理器從體系結(jié)構(gòu)上說，支持HT技術(shù)的IA-32處理器，在一個物理處理器核中由兩個或多個邏輯處理器，每個邏輯處理器有它擁有的IA-32體系結(jié)構(gòu)狀態(tài)。每個邏輯處理器由全部的IA-32數(shù)據(jù)寄存器、段寄存器、寄存器與大部分的MSR。同濟(jì)大學(xué)電信學(xué)院1.1.9Intel超線程處理器圖1-1顯示支持HT技術(shù)

11、（用兩個邏輯處理器實(shí)現(xiàn)的）的IA-32處理器與傳統(tǒng)的雙處理器系統(tǒng)的比較。同濟(jì)大學(xué)電信學(xué)院1.1.9Intel超線程處理器同濟(jì)大學(xué)電信學(xué)院1.1.9Intel超線程處理器不像用兩個或多個分別的IA-32物理處理器的傳統(tǒng)的MP系統(tǒng)配置，在支持HT技術(shù)的IA-32處理器中的邏輯處理器共享物理處理器的。這包括執(zhí)行引擎和系統(tǒng)總線接口。在上電和初始化以后，每個邏輯處理器能停。地直接執(zhí)行規(guī)定的線程、中斷或暫同濟(jì)大學(xué)電信學(xué)院1.1.9Intel 超線程處理器HT技術(shù)由在單個上提供兩個或多個邏輯處理器支持在現(xiàn)代操作系統(tǒng)和高性能應(yīng)用程序中找到的進(jìn)程與線程級并行。以在每個時鐘周期期間最大地使用執(zhí)行單元。而提高了處理

12、器的性能。同濟(jì)大學(xué)電信學(xué)院1.1.9Intel超線程處理器雙核技術(shù)是在IA-32處理器系列中硬件多線程能力的另一種形式。雙核技術(shù)由用在單個物理包中有兩個分別的執(zhí)行提供硬件多線程能力。因此，IntelPentium處理器版在一個物理包中提供四個邏輯處理器（每個處理器核有兩個邏輯處理器）。同濟(jì)大學(xué)電信學(xué)院1.1.9Intel超線程處理器IntelPentiumD處理器也以雙核技術(shù)核技術(shù)提供硬件多線為特色。此處理器程支持，但它不提供超線程技術(shù)。因此，IntelPentiumD處理器在一個物理包中提供兩個邏輯處理器，每個邏輯處理器擁有處理器核的執(zhí)行，如圖1-2所示。同濟(jì)大學(xué)電信學(xué)院1.1.10Inte

13、l雙核技術(shù)處理同濟(jì)大學(xué)電信學(xué)院1.1.10Intel雙核技術(shù)處理Intel奔騰處理器版中引入了IntelEM64T）對于軟擴(kuò)展的器技術(shù)（Intel件增加線性地址空間至64位與支持物理地址空間至40位。此技術(shù)也引進(jìn)了稱為IA-32e模式的新的操作模式。同濟(jì)大學(xué)電信學(xué)院1.2微型計算機(jī)的結(jié)構(gòu)運(yùn)算器與器是系統(tǒng)的，稱為CPU。把整個運(yùn)算器器即CPU集成在一個(Micro上的CPU，稱之為微處理器Processor)。CPU本身還不是一個微型計算機(jī)，而只是微型計算機(jī)的一部分。同濟(jì)大學(xué)電信學(xué)院1.2微型計算機(jī)的結(jié)構(gòu)只有與適當(dāng)容量的器、輸入輸出設(shè)備的接口電路以及必要的輸入輸出設(shè)備結(jié)合在一起，才是一臺微型計算

14、機(jī)(MicroComputer)，或稱為微型計算機(jī)系統(tǒng)(Micro28所示。ComputerSystem)，如圖1-同濟(jì)大學(xué)電信學(xué)院1.2微型計算機(jī)的結(jié)構(gòu)同濟(jì)大學(xué)電信學(xué)院1.2.1微型計算機(jī)的外部結(jié)構(gòu)在微型計算機(jī)系統(tǒng)中，外部信息的傳送是通過總線進(jìn)行的。大部分微型計算機(jī)有三組總線：地址總線(AddressBus)、數(shù)據(jù)總線(DataBus)和總線(ControlBus)。同濟(jì)大學(xué)電信學(xué)院1.2.1微型計算機(jī)的外部結(jié)構(gòu)地址總線：通常為32位，因此，可尋址的內(nèi)存單元為232=4GB。I/O接口也是通過地址總線來尋址的，它可以尋址64K 個外設(shè)端口。同濟(jì)大學(xué)電信學(xué)院1.2.1微型計算機(jī)的外部結(jié)構(gòu)數(shù)據(jù)總線：目前常用的為32位。數(shù)據(jù)在CPU與器和CPU與I/O接口之間的傳送是雙向的，故數(shù)據(jù)總線為雙向總線?？偩€： 它傳送各種信號，信號，有的是CPU到器和外設(shè)接口的例如器請求MREQ#，I/O請求IORQ，讀信號RD#，寫信號WR#等；有的是由外設(shè)到CPU的信號，如8086中的READY以及INT等。同濟(jì)大學(xué)電信學(xué)院1.2.2微型計算機(jī)的內(nèi)部結(jié)構(gòu)一個典型的8位CPU結(jié)構(gòu)如圖1-29所示。微處理器的內(nèi)部主要由三部分組成：同濟(jì)大學(xué)電信學(xué)院1.2.2微型計算機(jī)的內(nèi)部結(jié)構(gòu)(1)內(nèi)部寄存器陣列其中，一部分是用來寄存參與運(yùn)算的數(shù)據(jù)，它們也可以連成寄存器對，用以寄存操作數(shù)的地址；另一部分是1