畢業(yè)論文——基于FPGA的電梯控制器的

1、畢業(yè)論文基于FPGA的電梯控制器的 分類號(hào) 密級(jí) U D C 編號(hào) 本科畢業(yè)論文 設(shè)計(jì) 題目 基于 FPGA 的電梯控制器的研究 系 別 物理與電子信息學(xué)院 專 業(yè) 名 稱 電子信息科學(xué)與技術(shù) 年 級(jí) 08級(jí) 學(xué) 生 姓 名 學(xué) 號(hào) 指 導(dǎo) 教 師 二一二年五月 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明所呈交的學(xué)位論文 基于 FPGA 的電梯控制器的研究 是本人在 導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取得的成果除文中已經(jīng)注明引用的內(nèi)容外本論文 不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫(xiě)過(guò)的科研成果對(duì)本文的研究作出重要貢 獻(xiàn)的個(gè)人和集體均已在文中以明確方式標(biāo)明本人完全意識(shí)到本聲明的法律責(zé)任由 本人承當(dāng) 作者簽名 日期

2、 文獻(xiàn)綜述 1 概述 隨著大規(guī)模集成電路和計(jì)算機(jī)技術(shù)的不斷開(kāi)展可編程邏輯技術(shù)已經(jīng)開(kāi)展成一門(mén) 關(guān)鍵的學(xué)科技術(shù)在邏輯電路設(shè)計(jì)和嵌入式系統(tǒng)設(shè)計(jì)方面FPGACPLD 技術(shù)在工業(yè)中 已經(jīng)得到廣泛應(yīng)用目前在硬件實(shí)現(xiàn)方面主要有Altera 公司推出的 系列XIlinx 公司推出的 XC 系列的芯片在軟件編程方面主要運(yùn)用 VHDLVerilog HDL 硬件描述 語(yǔ)言進(jìn)行相關(guān)設(shè)計(jì)主要的開(kāi)發(fā)平臺(tái)有 Plus Quartus 等 FPGA Field Programmable Gate Arry 即現(xiàn)場(chǎng)可編程門(mén)陣列它是在PAL GAL CPLD 等可編程器件的根底上進(jìn)一步開(kāi)展的產(chǎn)物它是作為專用集成電路ASIC 領(lǐng)

3、 域中的一種半定制電路而出現(xiàn)的既解決了定制電路的缺乏又克服了原有可編程器 件門(mén)電路數(shù)有限的缺點(diǎn)FPGA 采用了邏輯單元陣列 LCA Logic Cell Array 這樣一 個(gè)概念內(nèi)部包括可配置邏輯模塊 CLB Configurable Logic Block 輸入輸出模塊 IOB Input Output Block 和內(nèi)部連線Interconnect 三個(gè)局部 本次論文是基于 FPGA 的電梯控制器的研究是電梯控制的核心技術(shù)通過(guò)電梯 控制器可以對(duì)電梯運(yùn)行模式和狀態(tài)進(jìn)行全面的控制電梯的層數(shù)為6層本次論文采 用模塊化設(shè)計(jì)方法主要分為四大模塊時(shí)鐘分頻模塊按鍵處理模塊電梯運(yùn)行控 制模塊數(shù)碼管顯示模

4、塊 2 設(shè)計(jì)原理與思路 本次論文是實(shí)現(xiàn) 6 層電梯的運(yùn)行控制當(dāng)在某一樓層按下上升或者下降請(qǐng)求按鈕 時(shí)控制器響應(yīng)該請(qǐng)求并控制電梯前往該樓層當(dāng)?shù)竭_(dá)該樓層時(shí)電梯開(kāi)門(mén)當(dāng)進(jìn)入電 梯后電梯關(guān)門(mén)此時(shí)按下要到達(dá)的樓層按鈕控制器響應(yīng)該請(qǐng)求并控制電梯前往該 樓層當(dāng)?shù)竭_(dá)前往樓層后電梯開(kāi)門(mén)走出電梯然后關(guān)門(mén)就這樣往復(fù)的實(shí)現(xiàn) 電梯的控制功能 電梯運(yùn)行時(shí)遵循如下規(guī)那么當(dāng)電梯處于上升模式時(shí)只響應(yīng)比電梯所在位置高的 上樓信號(hào)由下至上依次執(zhí)行直到最后一個(gè)上樓請(qǐng)求執(zhí)行完畢如有更高層有下樓 請(qǐng)求時(shí)那么直接升到有下降請(qǐng)求的最高樓然后進(jìn)入下降模式電梯處于下降模式時(shí) 那么與上升相反 電梯的輸入信號(hào)主要包括外部輸入信號(hào)和內(nèi)部輸入信號(hào)對(duì)于電梯

5、外部輸入信 號(hào)每一層電梯門(mén)外都有上升請(qǐng)求和下降請(qǐng)求按鈕其中一樓電梯門(mén)外只有上升請(qǐng)求 按鈕六樓電梯門(mén)外只有下降請(qǐng)求按鈕對(duì)于電梯內(nèi)部輸入信號(hào)主要有6 個(gè)前往樓 層的按鈕提前關(guān)門(mén)按鈕延時(shí)關(guān)門(mén)按鈕電梯異常按鈕 電梯輸出信號(hào)也主要包括外部輸出信號(hào)和內(nèi)部輸出信號(hào)對(duì)于電梯外部輸出信號(hào) 包括上升請(qǐng)求按鈕和下降按鈕指示信號(hào)電梯當(dāng)前所在樓層指示信號(hào)電梯運(yùn)行方向 指示信號(hào)電梯內(nèi)部輸出信號(hào)包括6 個(gè)前往樓層按鈕指示信號(hào)超重等警告指示信號(hào) 電梯當(dāng)前所在樓層指示信號(hào)電梯運(yùn)行方面指示信號(hào) 3 硬件設(shè)計(jì) 本次論文主要是通過(guò) Altera 公司生產(chǎn)的 Cyclone 這一款芯片進(jìn)行功能的實(shí)現(xiàn) CycloneII 器件采用 TS

6、MC90nm 低 K 絕緣材料工藝技術(shù)這種技術(shù)結(jié)合 Altera 低本錢(qián) 的設(shè)計(jì)方式使之能夠在更低的本錢(qián)下制造出更大容量的器件這種新的器件比第一 代 Cyclone 產(chǎn)品具有兩倍多的 IO 引腳且對(duì)可編程邏輯的存儲(chǔ)塊和其它特性進(jìn)行了 最優(yōu)的組合具有許多新的增強(qiáng)特性 CycloneII 器件包含了許多新的特性如嵌入存儲(chǔ)器嵌入乘法器PLL和低本錢(qián) 的封裝這些都為諸如視頻顯示數(shù)字電視 DTV 機(jī)頂盒 STB DVD 播放器DSL 調(diào)制解調(diào)器家用網(wǎng)關(guān)和中低端路由器等批量應(yīng)用進(jìn)行了優(yōu)化 在 EDA 設(shè)計(jì)的開(kāi)發(fā)板上面支持 SOPC 片上可編程在 CycloneII 芯片旁邊外圍 有按鍵模塊液晶顯示模塊LE

7、D 指示燈等通過(guò) Quartus 平臺(tái)將硬件描述語(yǔ)言下 載至該芯片中然后進(jìn)行程序的調(diào)試運(yùn)行并進(jìn)行功能的實(shí)現(xiàn) 4 軟件設(shè)計(jì) Altera 的FPGA 設(shè)計(jì)主要采用兩種標(biāo)準(zhǔn)語(yǔ)言VHDLVerilog HDL 其中Verilog HDL 出現(xiàn)早運(yùn)用廣泛而且比擬簡(jiǎn)單在NIOS 工程里運(yùn)用較多而 VHDL 語(yǔ)言 功能強(qiáng)大語(yǔ)句相對(duì)要復(fù)雜一些所以對(duì)于現(xiàn)在一些復(fù)雜的可編程工程多采用 VHDL 語(yǔ)言編寫(xiě) VHDL Very-High-Speed Integrated Circuit Hardware Description Language 主要 用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)行為功能和接口除了含有許多具有硬件特征的語(yǔ)

8、句外 VHDL 的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)或稱設(shè)計(jì)實(shí)體可以是一個(gè)元件一個(gè)電路模塊 或一個(gè)系統(tǒng)分成外部或稱可視局部端口 和內(nèi)部或稱不可視局部涉及實(shí)體 的內(nèi)部功能和算法完成局部在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面一旦其內(nèi)部開(kāi)發(fā)完 成后其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體如下列圖 4-1 是 VHDL 的層次模型 器件 實(shí)體 結(jié) 構(gòu) 功能構(gòu)造體 行為構(gòu)造體 結(jié)構(gòu)構(gòu)造體 圖4-1 具有不同構(gòu)造體的 VHDL 模型 VHDL 語(yǔ)言具有強(qiáng)大的語(yǔ)言結(jié)構(gòu)只需采用簡(jiǎn)單明確的 VHDL 語(yǔ)言程序就可以 描述十分復(fù)雜的硬件電路同時(shí)它還具有多層次的電路設(shè)計(jì)

9、描述功能既支持自頂 向下的設(shè)計(jì)方式也支持自底向上的設(shè)計(jì)方法既支持模塊化設(shè)計(jì)方法 也支持層 次化設(shè)計(jì)方法既可描述系統(tǒng)級(jí)電路也可以描述門(mén)級(jí)電路描述方式既可以采用行 為描述存放器傳輸描述或者結(jié)構(gòu)描述也可以采用三者的混合描述方式 VHDL 語(yǔ)言具有很強(qiáng)的移植能力對(duì)于同一個(gè)硬件電路的 VHDL 語(yǔ)言描述它 可以從一個(gè)模擬器移植到另一個(gè)模擬器上從一個(gè)綜合器移植到另一個(gè)綜合器上或者 從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)上去執(zhí)行 VHDL 語(yǔ)言采用基于庫(kù) library 的設(shè)計(jì)方法在設(shè)計(jì)過(guò)程中設(shè)計(jì)人員可以建 立各種可再次利用的模塊一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門(mén)級(jí)電路開(kāi)始一步 步地進(jìn)行設(shè)計(jì)而是一些模塊的累加

10、這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的 存檔模塊將這些模塊存放在庫(kù)中就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用 本次論文主要是運(yùn)用 VHDL 語(yǔ)言進(jìn)行程序的編寫(xiě)采用自頂向下模塊化設(shè)計(jì) 方法按照要求可以分為時(shí)鐘分頻模塊按鍵處理模塊電梯運(yùn)行控制模塊數(shù)碼 管顯示模塊分別設(shè)計(jì)出這四個(gè)模塊之后進(jìn)行調(diào)試運(yùn)行功能仿真和時(shí)序分析 然后將生產(chǎn)的模塊圖在原理圖編輯器中連接起來(lái)組成完整的電梯控制器 5 總結(jié) 可編程邏輯器件 FPGACPLD 技術(shù)在工業(yè)上得到廣泛應(yīng)用是一門(mén)開(kāi)展的很成熟 的學(xué)科技術(shù)它是作為專用集成電路ASIC 領(lǐng)域中的一種半定制電路出現(xiàn)的既 解決了定制電路的缺乏又克服了原有可編程器件門(mén)電路數(shù)缺乏的缺點(diǎn) 本次論文是

11、基于 FPGA 的電梯控制器的研究克服了傳統(tǒng)的 PAL 設(shè)計(jì)的缺乏 實(shí)現(xiàn)了對(duì)電梯控制器的低功耗實(shí)時(shí)性響應(yīng)高集成度設(shè)計(jì)其創(chuàng)新點(diǎn)在于通過(guò)狀態(tài) 機(jī)進(jìn)行電梯運(yùn)行狀態(tài)和模式的控制以及傳感器技術(shù)對(duì)電梯超重運(yùn)行的控制 參考文獻(xiàn) 1 盧毅賴杰VHDL 與數(shù)字電路設(shè)計(jì)科學(xué)出版社20014 2 劉建清劉漢文高廣海從零開(kāi)始學(xué) CPLD 和 Verilog HDL 編程技術(shù)國(guó)防工 業(yè)出版社20068 3 劉福奇FPGA 嵌入式工程開(kāi)發(fā)實(shí)戰(zhàn)電子工業(yè)出版社20214 4 張丕狀李兆光基于 VHDL 的 CPLDFPGA 開(kāi)發(fā)與應(yīng)用國(guó)防工業(yè)出版社 20216 5 葛亞明彭永豐薛冰零根底學(xué) FPGA機(jī)械工業(yè)出版社20217

12、6 余孟嘗數(shù)字電子技術(shù)根底簡(jiǎn)明教程高等教育出版社20067 7 謝自美 電子線路設(shè)計(jì)·實(shí)驗(yàn)·測(cè)試華中科技大學(xué)出版社20068 8 江國(guó)強(qiáng)EDA 技術(shù)與應(yīng)用電子工業(yè)出版社20214 9 聶小燕魯才數(shù)字電路 EDA 設(shè)計(jì)與應(yīng)用人民郵電出版社20214 10 華清遠(yuǎn)見(jiàn)嵌入式培訓(xùn)中心FPGA 應(yīng)用開(kāi)發(fā)入門(mén)與典型實(shí)例人民郵電出版 社20217 11 潘松黃繼業(yè)EDA 技術(shù)實(shí)用教程VHDL 版 第四版科學(xué)出版社20216 12 英Peter Wilson杜生海譯FPGA 設(shè)計(jì)實(shí)踐人民郵電出版社20217 13 侯伯亭顧新VHDL 硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)西安電子科技大學(xué) 1997

13、5 14 楊春玲朱敏EDA 技術(shù)與實(shí)驗(yàn)哈爾濱工業(yè)大學(xué)出版社20213 15 焦素敏EDA 應(yīng)用技術(shù)清華大學(xué)出版社20054 16 李洪偉袁斯華基于 Quartus 的 FPGACPLD 設(shè)計(jì) 電子工業(yè)出版社 20067 17 邢建平曾繁泰VHDL 程序教程第 3 版清華大學(xué)出版社20074 18 潘松黃繼業(yè)EDA 技術(shù)與 VHDL 第2 版清華大學(xué)出版社200710 19 李廣軍孟憲元可編程 ASIC 設(shè)計(jì)及應(yīng)用成都電子科技大學(xué)出版社20032 20 楊恒盧飛成FPGACPLD 快速工程實(shí)踐入門(mén)與提高北京航空航天大學(xué)出 版社20038 21 雷伏容李俊尹霞EDA 技術(shù)與 VHDL 開(kāi)發(fā)根底教程

14、清華大學(xué)出版社 20215 摘要隨著時(shí)代的進(jìn)步科技的開(kāi)展各大城市高樓大廈平地起這是城市建設(shè)蓬勃 開(kāi)展的標(biāo)志我們就是在這喧嘩的城市中生活工作著每天都會(huì)上下班每天都會(huì) 進(jìn)出電梯從此電梯與我們的生活形影不離并讓我們上下高樓變得方便平安 快捷從奧的斯創(chuàng)造的歷史上第一部平安升降梯到現(xiàn)在的電梯歷經(jīng)一個(gè)多世紀(jì)在 這個(gè)過(guò)程中電梯不管從外觀結(jié)構(gòu)還是控制方式都發(fā)生了巨大的變化隨著數(shù)字技 術(shù)EDA嵌入式技術(shù)的開(kāi)展電梯的控制變得微型化智能化目前載人電梯都是微 機(jī)控制的智能化自動(dòng)化設(shè)備不需要專門(mén)的人員來(lái)操作駕駛普通乘客只需按下上 下按鈕和到達(dá)樓層的按鈕就可以進(jìn)行電梯的乘坐 本次論文是基于 FPGA 的電梯控制器的研究是

15、電梯控制的核心技術(shù)通過(guò)電梯 控制器可以對(duì)電梯運(yùn)行模式和狀態(tài)進(jìn)行全面的控制這也是此次論文研究的重要性 由于FPGA 技術(shù)近些年來(lái)蓬勃開(kāi)展而且在很多領(lǐng)域已經(jīng)應(yīng)用的十分成熟所以用 FPGA 可以實(shí)現(xiàn)對(duì)電梯精確穩(wěn)定實(shí)時(shí)性控制同時(shí)用于 FPGA 開(kāi)發(fā)的芯片都是一 些微處理器芯片便于集成和智能化設(shè)計(jì) 關(guān)鍵詞 FPGA VHDL 電梯 狀態(tài)機(jī) Abstract With the increasing progress of science and technology many cites appaer high-rise buildingsthis is a sign of urban construct

16、ion booming We are working and living in the city every day to work and every day out of the elevator Since then the elevator and our lives inseparable and so that life becomes convenient After more than a century from Otis invented the first one safety elevator lift to the present In this process e

17、levator has undergone tremendous changes from the appearance structure or control With the development of digital technology EDA embedded technology the elevator control become miniaturized and intelligent Manned elevators are intelligent computer control automation equipment does not require specia

18、lized personnel to operate the driving Ordinary passenger just press the up and down buttons and reach the floor button on the elevator ride This design is the design of FPGA-based elevator controller that is the core technology of the elevator control It controls its operation mode and status accur

19、ately from elevator controller which is also the sub-thesis importance Because of FPGA technology has developed rapidly in recent years and has been applied very mature in many areas we can achieve right elevator accurate real-time control with FPGA At the same time For FPGA development chip are a n

20、umber of microprocessor chips which is easy integration and intelligent to design Key words FPGA VHDL Elevator State machine 目 錄 1 緒論 1 11 電梯控制器的開(kāi)展現(xiàn)狀 1 12 論文研究的主要內(nèi)容 2 2 CPLDFPGA 硬件結(jié)構(gòu)知識(shí) 2 21 CPLDFPGA概述 2 22 CPLD和FPGA性能比擬 3 23 FPGA體系結(jié)構(gòu) 3 23 FPGA常用芯片介紹 4 3 VHDL 硬件描述語(yǔ)言 4 31 VHDL語(yǔ)言特點(diǎn) 4 32 狀態(tài)機(jī)的VHDL實(shí)現(xiàn) 5 4

21、電梯控制器的工作原理 6 5 電梯控制系統(tǒng)的設(shè)計(jì)內(nèi)容 7 51 時(shí)鐘分頻模塊 7 52 按鍵處理模塊 8 53 電梯運(yùn)行控制模塊 11 54 數(shù)碼管顯示模塊 21 55 電梯超重控制可行性分析 23 6 仿真效果及結(jié)論 24 61 仿真效果 24 62 結(jié)論 36 參考文獻(xiàn) 36 致 謝 37 附錄 38 1 緒論 11 電梯控制器的開(kāi)展現(xiàn)狀 國(guó)家規(guī)定超過(guò)六樓以上的樓層必須按要求安裝電梯而且隨著超高層建筑的出 現(xiàn)電梯的應(yīng)用越來(lái)越來(lái)廣泛了與此同時(shí)對(duì)電梯的要求也越來(lái)越高了 目前電梯的設(shè)計(jì)工藝不斷提高電梯的品種也逐漸增多電梯的材質(zhì)由黑白 到彩色樣式由直式到斜式在操縱控制方面更是步步出新手柄開(kāi)關(guān)操縱按

22、鈕控 制信號(hào)控制集選控制人機(jī)對(duì)話等多臺(tái)電梯還出現(xiàn)了并聯(lián)控制智能群控雙 層轎箱電梯展示出節(jié)省井道空間提升運(yùn)輸能力的優(yōu)勢(shì)變速式自動(dòng)人行道扶梯大大 節(jié)省了行人的時(shí)間不同外形的電梯那么使身處其中的乘客的視線不再封閉 電梯的結(jié)構(gòu)分為四大空間八大系統(tǒng)四大空間機(jī)房局部井道及地坑局部 轎廂局部層站局部八大系統(tǒng)曳引系統(tǒng)導(dǎo)向系統(tǒng)轎廂門(mén)系統(tǒng)重量平衡系 統(tǒng)電力拖動(dòng)系統(tǒng)電氣控制系統(tǒng)平安保護(hù)系統(tǒng)電梯的功能結(jié)構(gòu)決定電梯的八大 應(yīng)用技術(shù) 1 全數(shù)字識(shí)別乘客技術(shù)所有乘客進(jìn)入電梯前進(jìn)行識(shí)別其中包括眼球識(shí)別 指紋識(shí)別 2 數(shù)字智能型平安控制技術(shù)通過(guò)乘客識(shí)別系統(tǒng)或者IC卡以及數(shù)碼監(jiān)控設(shè)備 拒絕外來(lái)人員進(jìn)入 3 第四代無(wú)機(jī)房電梯技術(shù)主

23、機(jī)必須與導(dǎo)軌和轎廂別離完全沒(méi)有共振共鳴 速度可以到達(dá)20MS以上最高可以使用在30層以上 4 雙向平安保護(hù)技術(shù)雙向平安鉗雙向限速器在歐洲必須使用中國(guó)正在 被普遍使用 5 快速安裝技術(shù)改變過(guò)去的電梯安裝方法能夠快速組裝 6 節(jié)能技術(shù)采用節(jié)能技術(shù)使電梯更節(jié)約能源 7 數(shù)字監(jiān)控技術(shù)完全采用計(jì)算機(jī)進(jìn)行電梯監(jiān)控與控制 8 無(wú)線遠(yuǎn)程控制及報(bào)警裝置當(dāng)電梯產(chǎn)生故障時(shí)電梯可以通過(guò)無(wú)線裝置給手 機(jī)發(fā)送故障信息并通過(guò) 發(fā)送信號(hào)對(duì)電梯進(jìn)行簡(jiǎn)單控制 本次論文主要是控制電梯的運(yùn)行模式和狀態(tài)對(duì)信號(hào)進(jìn)行處理的模塊重點(diǎn)在對(duì) 響應(yīng)的信號(hào)進(jìn)行處理并將處理結(jié)果反應(yīng)給對(duì)應(yīng)功能的控制端口實(shí)現(xiàn)對(duì)電梯運(yùn)行的 1 全面控制 12 論文研究的主

24、要內(nèi)容 隨著可編程邏輯電路和 EDA 技術(shù)的開(kāi)展在邏輯電路設(shè)計(jì)和嵌入式系統(tǒng)設(shè)計(jì)方 面以 CPLDFPGA 為代表的可編程邏輯器件已經(jīng)逐步代替了傳統(tǒng)的標(biāo)準(zhǔn)邏輯器件 本次論文的電梯控制器所有的程序可以集成在一個(gè) FPGA 開(kāi)發(fā)芯片上面不用在用其 他功能的分立邏輯元件到達(dá)集成度高響應(yīng)快功耗低的特點(diǎn) 本次論文是基于 FPGA 的電梯控制器的研究是電梯控制的核心技術(shù)通過(guò)電 梯控制器可以對(duì)電梯運(yùn)行模式和狀態(tài)進(jìn)行全面的控制這也是次論文的研究重要性 電梯的層數(shù)為6 層本次論文采用模塊化設(shè)計(jì)主要分為四大模塊時(shí)鐘分頻模塊 按鍵處理模塊電梯運(yùn)行控制模塊數(shù)碼管顯示模塊 由于FPGA 技術(shù)近些年來(lái)蓬勃開(kāi)展而且在很多領(lǐng)域

25、已經(jīng)應(yīng)用的十分成熟用 FPGA 可以實(shí)現(xiàn)對(duì)電梯精確實(shí)時(shí)性控制而且用于 FPGA 開(kāi)發(fā)的芯片都是一些微處 理器芯片便于集成和智能化設(shè)計(jì)而且大大縮短了開(kāi)發(fā)周期 2 CPLDFPGA 硬件結(jié)構(gòu)知識(shí) 21 CPLDFPGA 概述 CPLD Complex Programmable Logic Device 復(fù)雜可編程邏輯器件主要是由 可編程邏輯宏單元LMC Logic Macro Cell 圍繞中心的可編程互連矩陣單元組成 其中 LMC 邏輯結(jié)構(gòu)比擬復(fù)雜并具有復(fù)雜的 IO 單元互連結(jié)構(gòu)可由用戶根據(jù)需要 生成特定的電路構(gòu)成完成一定的功能由于 CPLD 內(nèi)部采用固定長(zhǎng)度的金屬線進(jìn)行 各邏輯塊的互連所以設(shè)計(jì)

26、的邏輯電路具有時(shí)間可預(yù)測(cè)性防止了分段式互連結(jié)構(gòu)時(shí) 序不能完全預(yù)測(cè)的缺點(diǎn)20 世紀(jì) 90 年代CPLD 迅速開(kāi)展不僅具有電擦除特性 而且出現(xiàn)邊緣掃描以及在線可編程ISPIn System Programmable 等高級(jí)特性 FPGA Field Programmable Gate Arry 即現(xiàn)場(chǎng)可編程門(mén)陣列它是在 PAL GAL CPLD 等可編程器件的根底上進(jìn)一步開(kāi)展的產(chǎn)物它是作為專用集成電路ASIC 領(lǐng) 域中的一種半定制電路而出現(xiàn)的既解決了定制電路的缺乏又克服了原有可編程器 件門(mén)電路數(shù)有限的缺點(diǎn)FPGA 采用了邏輯單元陣列 LCA Logic Cell Array 這樣一 2 個(gè)概念內(nèi)部

27、包括可配置邏輯模塊 CLB Configurable Logic Block 輸入輸出模塊 IOB Input Output Block 和內(nèi)部連線Interconnect 三個(gè)局部 22 CPLD 和 FPGA 性能比擬 盡管 FPGA 和 CPLD 都是可編程 ASIC 器件有很多共同點(diǎn)但是由于其結(jié)構(gòu) 的不同使得各自又具有不同的特點(diǎn)具體的有一下區(qū)別 1 CPLD 內(nèi)部邏輯單元比擬多而觸發(fā)器資源較少適合各種算法和組合邏輯 電路的設(shè)計(jì)而FPGA 內(nèi)部觸發(fā)器資源多而門(mén)級(jí)單元較少適合時(shí)序邏輯 電路的設(shè)計(jì) 2 CPLD 的連續(xù)式布線結(jié)構(gòu)決定了其時(shí)序延時(shí)是均勻的可預(yù)測(cè)性的而 FPGA 的分段式布線結(jié)構(gòu)

28、決定了其延時(shí)是不可預(yù)測(cè)性的 3 在編程上FPGA 比CPLD 具有更大的靈活性CPLD 通過(guò)修改具有固定內(nèi) 部連線電路的邏輯功能來(lái)編程FPGA 主要是修改內(nèi)部連線的布線來(lái)編程 4 相對(duì) CPLD 而言FPGA 的集成度高可實(shí)現(xiàn)的規(guī)模也較大并具有更負(fù)責(zé) 的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)同時(shí)CPLD 的功耗比FPGA 的大并且隨著集成度 的增加而更明顯 2 5 相對(duì)于 FPGA 而言CPLD 使用起來(lái)更方便CPLD 編程采用E PROM 或 Fast Flash 技術(shù)無(wú)須外部存儲(chǔ)器芯片使用簡(jiǎn)單而 FPGA 的編程信息必 須存放在外部存儲(chǔ)器上使用較復(fù)雜由于存儲(chǔ)的信息的方式就決定了兩者 的保密性一般情況CPLD

29、保密性好FPGA 的保密性差 2 6 CPLD 的運(yùn)行速度比FPGA 的快在編程方式上CPLD 編程采用E PROM 或 Fast Flash 存儲(chǔ)器編程編程次數(shù)可達(dá) 1 萬(wàn)次其特點(diǎn)是系統(tǒng)在掉電時(shí)編 程信息不會(huì)喪失而 FPGA 大局部是基于 SRAM 編程編程信息在掉電時(shí) 喪失每次上電時(shí)需從外部存儲(chǔ)器將編程數(shù)據(jù)重新寫(xiě)入 SRAM 中其特點(diǎn) 是可編程任意次可在工作中快速編程 23 FPGA 體系結(jié)構(gòu) FPGA 采用邏輯單元陣列LCA Logic Cell Array 新概念內(nèi)部包括可配置邏 3 輯模塊CLBConfigurable Logic Block 輸入輸出模塊IOBInput Outpu

30、t Block 和內(nèi)部互連資源IRInterconnect Resources 三局部組成 1 可配置邏輯塊CLBConfigurable Logic Block 是FPGA 的主要組成局部 主要是由邏輯函數(shù)發(fā)生器觸發(fā)器數(shù)據(jù)選擇器等電路組成 2 輸入輸出模塊IOBInput Output Block 提供了器件引腳和內(nèi)部邏輯陣列 之間的連接主要是由輸入觸發(fā)器輸入緩沖器和輸出觸發(fā)鎖存器輸出 緩沖器組成 3 可編程互連資源IRInterconnect Resources 可以將FPGA 內(nèi)部的CLB 和 CLB 之間CLB 和 IOB 之間連接起來(lái)構(gòu)成各種具有復(fù)雜功能的系統(tǒng)IR 主要由許多金屬線段

31、構(gòu)成這些金屬線段帶有可編程開(kāi)關(guān)通過(guò)自動(dòng)布線實(shí) 現(xiàn)各種電路的連接 23 FPGA 常用芯片介紹 目前世界上有很多生產(chǎn)FPGA 芯片的公司常用的主要有Altera XIlinx Lattice 和 Actel 其中Altera 和 XIlinx 占據(jù)主流市場(chǎng) 1 Altera 的主流FPGA 分為兩大類一種是側(cè)重低本錢(qián)容量中等性能可以 滿足一般邏輯設(shè)計(jì)要求的如 Cyclone 系列另一種是側(cè)重高性能容量大 性能可以滿足各類高端應(yīng)用如 Stratix 系列 2 XIlinx 是FPGA 創(chuàng)造者是老牌PLD 產(chǎn)品的種類較全主要有XC95004000 Cool Runner XPLA3 SpartanV

32、irtex 等系列 3 Lattice 是在系統(tǒng)編程ISP 技術(shù)的創(chuàng)造者主要有ispLSI200050008000 MACH45 ispMACH4000 等系列 4 Actel 公司是世界反熔絲技術(shù)的 FPGA 領(lǐng)先供給商主要有兩大系列的反熔 絲 FPGA 產(chǎn)品 SX-A 和 MX 高速系列 3 VHDL 硬件描述語(yǔ)言 31 VHDL 語(yǔ)言特點(diǎn) VHDL Very-High-Speed Integrated Circuit Hardware Description Language 是一 4 種標(biāo)準(zhǔn)的硬件描述語(yǔ)言中文意思是超高速集成電路硬件描述語(yǔ)言利用 VHDL 進(jìn) 行系統(tǒng)行為級(jí)設(shè)計(jì)已經(jīng)成為

33、FPGA 與 ASIC 設(shè)計(jì)的主流使用 VHDL 不僅可以快速的 描述和綜合 FPGA 設(shè)計(jì)還可以提供一下的一些性能 1 功能強(qiáng)大且很具有靈活性VHDL 具有很強(qiáng)大的語(yǔ)言結(jié)構(gòu)可以用簡(jiǎn)潔明確 的代碼描述復(fù)雜的控制邏輯語(yǔ)言很靈活支持設(shè)計(jì)庫(kù)和可重復(fù)使用的元件 生成 2 不依賴于器件的設(shè)計(jì)VHDL 允許設(shè)計(jì)者生成一個(gè)設(shè)計(jì)而不需要首先選擇一 個(gè)用來(lái)實(shí)現(xiàn)設(shè)計(jì)的器件對(duì)于同一個(gè)設(shè)計(jì)描述可以采用多種不同的器件結(jié) 構(gòu)來(lái)實(shí)現(xiàn)其功能 3 具有可移植性因?yàn)?VHDL 是一種標(biāo)準(zhǔn)的語(yǔ)言所以它可以被不同的工具所 支持這意味著同一個(gè) VHDL 設(shè)計(jì)描述可以在不同的設(shè)計(jì)工程中采用 4 可以對(duì)其設(shè)計(jì)性能進(jìn)行評(píng)估設(shè)計(jì)者可以進(jìn)行一個(gè)

34、完整的設(shè)計(jì)描述并對(duì)其 進(jìn)行綜合生產(chǎn)選定的器件結(jié)構(gòu)的邏輯功能然后評(píng)估結(jié)果選用最適合設(shè) 計(jì)需求的器件 5 上市時(shí)間快本錢(qián)低開(kāi)發(fā)周期短VHDL 語(yǔ)言的設(shè)計(jì)將大大提高數(shù)字單片 化設(shè)計(jì)實(shí)現(xiàn)的速度為生產(chǎn)者大大節(jié)約開(kāi)發(fā)本錢(qián) 32 狀態(tài)機(jī)的 VHDL 實(shí)現(xiàn) 有限狀態(tài)機(jī)以及其設(shè)計(jì)技術(shù)是使用數(shù)字系統(tǒng)設(shè)計(jì)中的重要組成局部也是實(shí)現(xiàn) 高效率高可靠和高速控制邏輯系統(tǒng)的重要途徑廣義而論只要是涉及到觸發(fā)器的 電路都屬于狀態(tài)機(jī)由此也可以看出其重要性用VHDL 設(shè)計(jì)的狀態(tài)機(jī)根據(jù)不同 的標(biāo)準(zhǔn)可以分為不同的形式 1 從狀態(tài)機(jī)的信號(hào)輸出方式上分Mealy 型和 Moore 型 2 從狀態(tài)機(jī)的描述結(jié)構(gòu)上分單進(jìn)程狀態(tài)機(jī)和多進(jìn)程狀態(tài)機(jī) 3

35、從狀態(tài)機(jī)表達(dá)形式上分符號(hào)化狀態(tài)機(jī)和確定狀態(tài)編碼狀態(tài)機(jī) 4 從狀態(tài)機(jī)編碼方式上分順序編碼狀態(tài)機(jī)一位熱編碼狀態(tài)機(jī)和其他編碼方 式狀態(tài)機(jī) 實(shí)際設(shè)計(jì)過(guò)程中接觸最多的分類方法就是 Mealy 型和 Moore 型從輸出時(shí)序 5 上看前者是異步輸出后者是同步輸出Mealy 型狀態(tài)機(jī)的輸出是當(dāng)前狀態(tài)和所有 輸入信號(hào)的函數(shù)它的輸出是輸入變化后立即變化的不依賴時(shí)鐘的同步Moore 型 狀態(tài)的輸出僅為當(dāng)前狀態(tài)的函數(shù)但是在輸入發(fā)生變化時(shí)還必須等到時(shí)鐘的到來(lái)輸 出才會(huì)變化由此可見(jiàn)Moore 型要多等待一個(gè)時(shí)鐘周期 本次論文中電梯控制模塊局部就利用 Moore 型狀態(tài)機(jī)的方法實(shí)現(xiàn)對(duì)電梯運(yùn)行 狀態(tài)的同步控制通過(guò)將電梯運(yùn)行

36、過(guò)程分解為一些實(shí)質(zhì)性的狀態(tài)來(lái)進(jìn)行轉(zhuǎn)換使得電 梯的運(yùn)行變得方便快捷穩(wěn)定 4 電梯控制器的工作原理 本次論文是實(shí)現(xiàn) 6 層電梯的運(yùn)行控制當(dāng)在某一樓層按下上升或者下降請(qǐng)求按鈕 時(shí)控制器響應(yīng)該請(qǐng)求并控制電梯前往該樓層當(dāng)?shù)竭_(dá)該樓層時(shí)電梯開(kāi)門(mén)當(dāng)進(jìn)入 電梯后電梯關(guān)門(mén)此時(shí)按下要到達(dá)的樓層按鈕控制器響應(yīng)該請(qǐng)求并控制電梯前往 該樓層當(dāng)?shù)竭_(dá)前往樓層后電梯開(kāi)門(mén)走出電梯然后關(guān)門(mén)就這樣往復(fù)的實(shí) 現(xiàn)電梯的控制功能 在電梯運(yùn)行時(shí)遵循如下規(guī)那么當(dāng)電梯處于上升模式時(shí)只響應(yīng)比電梯所在位置高 的上樓信號(hào)由下至上依次執(zhí)行直到最后一個(gè)上樓請(qǐng)求執(zhí)行完畢如有更高層有下 樓請(qǐng)求時(shí)那么直接升到有下降請(qǐng)求的最高樓然后進(jìn)入下降模式電梯處于下降模式

37、時(shí)那么與上升相反 電梯的輸入信號(hào)主要包括外部輸入信號(hào)和內(nèi)部輸入信號(hào)對(duì)于電梯外部輸入信號(hào) 主要有每一層電梯門(mén)外都有上升請(qǐng)求和下降請(qǐng)求按鈕其中一樓電梯門(mén)外只有上升 請(qǐng)求按鈕6 樓電梯門(mén)外只有下降請(qǐng)求按鈕對(duì)于電梯內(nèi)部輸入信號(hào)主要有6 個(gè)前 往樓層的按鈕提前關(guān)門(mén)按鈕延時(shí)關(guān)門(mén)按鈕電梯異常按鈕 電梯輸出信號(hào)也主要包括外部輸出信號(hào)和內(nèi)部輸出信號(hào)對(duì)于電梯外部輸出信號(hào) 包括上升請(qǐng)求按鈕和下降按鈕指示信號(hào)電梯當(dāng)前所在樓層指示信號(hào)電梯運(yùn)行方向 指示信號(hào)電梯內(nèi)部輸出信號(hào)包括6 個(gè)前往樓層按鈕指示信號(hào)超重等警告指示信號(hào) 電梯當(dāng)前所在樓層指示信號(hào)電梯運(yùn)行方面指示信號(hào) 6 5 電梯控制系統(tǒng)的設(shè)計(jì)內(nèi)容 本次論文是基于 FPG

38、A 的電梯控制器的研究是電梯控制的核心技術(shù)通過(guò)電梯 控制器可以對(duì)電梯運(yùn)行模式和狀態(tài)進(jìn)行全面的控制這也是次論文的研究重要性電 梯的層數(shù)為 6 層本次論文采用模塊化設(shè)計(jì)方法主要分為四大模塊時(shí)鐘分頻模塊 按鍵處理模塊電梯運(yùn)行控制模塊數(shù)碼管顯示模塊其方框原理圖 5-0 如下 系統(tǒng)時(shí)鐘 2 倍分頻 時(shí)鐘分頻 數(shù)碼管顯示 顯示電梯 所在樓層 按鍵請(qǐng)求 8 倍分頻 電梯運(yùn)行控制 按鍵處理 按鍵處理響應(yīng) 圖5-0 電梯控制器原理圖 51 時(shí)鐘分頻模塊 時(shí)鐘分頻模塊功能是將系統(tǒng)頻率分頻為兩種不同的頻率一個(gè)是 2 分頻時(shí)鐘供電 梯運(yùn)行控制模塊使用另一個(gè) 8 分頻時(shí)鐘供其他模塊使用其源代碼如下 時(shí)鐘分頻模塊clkd

39、ivvhd Library Ieee Use IeeeStd_Logic_1164All Use IeeeStd_Logic_unsignedAll 定義所用的標(biāo)準(zhǔn)庫(kù) Entity clkdiv Is Port clk In Std_Logic 系統(tǒng)時(shí)鐘頻率 clk_2 Out Std_Logic 2 分頻脈沖作為電梯控制時(shí)鐘 clk_8 Out Std_Logic 8 分頻脈沖作為按鍵處理時(shí)鐘 定義輸入輸出變量 End clkdiv 7 Architecture one of clkdiv is Signal cnt Std_Logic_Vector 7 Downto 0 定義一個(gè) 8 位的

40、變量 Begin Process clk 時(shí)鐘分頻進(jìn)程 Begin If clkevent and clk 1 Then 時(shí)鐘脈沖上升沿有效 cnt cnt1 clk_2 cnt 1 變量 cnt 的第 1 位輸出 2 分頻 clk_8 cnt 4 變量 cnt 的第 3 位輸出 8 分頻 End If End Process End one 源程序編寫(xiě)完成后進(jìn)行調(diào)試運(yùn)行并生成模塊文件確認(rèn)沒(méi)有錯(cuò)誤之后進(jìn)行功 能仿真時(shí)序分析其模塊原理圖 5-1 如下 clkdiv clk clk_2 clk_8 inst 圖5-1 時(shí)鐘分頻模塊原理圖 52 按鍵處理模塊 按鍵處理模塊的功能是把電梯外部與內(nèi)部的按鍵信號(hào)進(jìn)行處理把處理好的按鍵 信號(hào)送到電梯運(yùn)行控制模塊根據(jù)電梯外部按鍵信號(hào)轉(zhuǎn)化為電梯運(yùn)行控制模塊的外部 請(qǐng)求信號(hào)根據(jù)電梯內(nèi)部的按鍵信號(hào)轉(zhuǎn)化為電梯運(yùn)行控制模塊的電梯前往信號(hào)根據(jù) 電梯樓層信號(hào)及時(shí)去除電梯外部與內(nèi)部按鍵信號(hào)其源代碼編寫(xiě)如下 8 按鍵處理模塊keyprovhd Library Ieee Use IeeeStd_Logic_1164All Use