DSPTMS320F240芯片引腳與功能

1、DSPH二次大作業(yè)一、詳細描述F240,F2812芯片引腳的符號與功能。1、TMS320F240芯片弓|腳與功能TMS320F240為TI公司所出品的定點式數(shù)字信號處理器芯片，具有強大的外圍(64kI/Ospace10bitA/DConverter、DigitalI/Operipheral),芯片內(nèi)部采用了加強型哈佛架構(gòu)(EnhancedHarvardArchitecture),由三個平行處理的總線一程序地址總線(PAB)、數(shù)據(jù)讀出地址總線(DRAB)及數(shù)據(jù)寫入地址總線(DWAB),使其能進入多個內(nèi)存空間。由于總線之操作各自獨立，因此可同時進入程序及數(shù)據(jù)存儲器空間，而兩內(nèi)存間的數(shù)據(jù)亦可互相交換

2、，使得其具有快速的運算速度，幾乎所有的指令皆可在50ns周期時間內(nèi)執(zhí)行完畢，內(nèi)部的程控以管線式的方式操作(Pipelineoperation),且使用內(nèi)存映像的方式，使其整體的效能可達到20MIPS,因此非常適用于實時運轉(zhuǎn)控制，而對于速度較慢的外圍亦提供了wait-states的功能。SN0OV 一 占：/j sax 1*, 腎二 用二二 士 ：二5芋山I 稅-,廠HdwmmLl-n-<J 去BL二上 一二：(£ 巨理工 門日二 QerHE 罡'TOT £ wjyHM CtE CRMnxIT FRMTniCEPMDHFFN 0 Kjl- “防IPOCGA i6

3、 TDWJ呻 fDia ( 1 JIFWM'T IUW-.JU£M cm tTSTvwwrnGkMflurflm kv-ffcpca 013 EAWI J. MJ %j3WN» ( 013 l nrT i.'japjia DU ( OHXDJiW C UCRKD .,£>>上1 C cm fJB皇區(qū)彳 7一 b_B.riuz4uI 工 £J名歲j 3«>1 £一£1j匐右；mudJ戲j登J 盤&rKIAd j fihu.df J sI B>I 3*j號ENSf f L r31

4、皓b>>ld 一善w*I Qs> w其引腳及功能如下所示:引腳號符號功能引腳1亞白£寫啟用，設(shè)備的卜降沿是推動外部數(shù)據(jù)總線(D15-D0)。數(shù)據(jù)可以通過外部設(shè)備鎖住我們的前沿引腳2DVDD數(shù)字I/O邏輯電源電壓引腳3Vss數(shù)字邏輯接地參考引腳4R/W讀/寫彳亙號R/W表不在溝通外部設(shè)備傳輸方向。它通常以讀模式(高，除非低水平斷言執(zhí)行寫操作引腳5BR非總線請求引腳6STRBE閘門選通脈沖。STRB總、是高除非斷言低表明外部總線周期。這是放置在高阻抗狀態(tài)重置,斷電，引腳7CVDD數(shù)字核心邏輯電源電壓引腳8CVSS數(shù)字核心邏輯接地參考引腳9D0并行數(shù)據(jù)總線D0(LSB)至

5、D15(MSB引腳10D1并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳11D2并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳12D3并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳13DVDD數(shù)字I/O邏輯電源電壓引腳14VSS數(shù)字邏輯接地參考引腳15D4并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳16D5并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳17D6并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳18D7并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳19D8并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳20VSS數(shù)字邏輯接地參考引腳21DVDD數(shù)字I/O邏輯電源電壓引腳22D9并行數(shù)

6、據(jù)總線D0(LSB)至D15(MSB引腳23D10并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳24D11并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳25D12并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳26D13并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳27D14并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳28D15并行數(shù)據(jù)總線D0(LSB)至D15(MSB引腳29VSS數(shù)字邏輯接地參考引腳30TCKIEEE標準測試時鐘引腳31TDIIEEE標準測試數(shù)據(jù)輸入(TDI)引腳32TRST非IEEE標準測試復位引腳33TMSIEEE標準測試模式選擇引腳34TDOIEEE標準測試數(shù)據(jù)輸出(

7、TDO引腳35RS非復位輸入引腳36READY數(shù)據(jù)準備引腳37MP/MCMP/MC(微處理器/微計算機)選擇引腳38EMU0仿真器0針。引腳39EMU1/OFF仿真器引腳1/禁止所有輸出引腳40NMI不用屏敝中斷引腳41PORESETF上電復位接通電源的重置。PORESETI致TMS320F24徽止執(zhí)行和集電月百=0。當PORESE#到一個高水平，執(zhí)行程序內(nèi)存的位置0開始。PORESE影響（或為零）相同的寄存器和狀態(tài)位RS另外,PORESETU始化鎖相環(huán)控制寄存器。引腳42RESERVED預留測試。引腳43SCIRXD/IOSCI異步串口接收數(shù)據(jù)引腳44SCITXD/IOSCI異步串口發(fā)送數(shù)據(jù)

8、引腳45SPISIMO/IOSPI從機輸入，主機輸出，或通用雙向I/O引腳46VSS數(shù)字邏輯接地參考引腳47DVDD數(shù)字I/O邏輯電源電壓引腳48SPISOMI/IOSPI從機輸出，主機輸入，或通用雙向I/O引腳49SPICLK/IOSPI時鐘，或通用雙向I/O引腳50WDDISFlash的編程電壓電源引腳51SPISTE/IOSPI總線使能控制端/普通IO口引腳52非PDPINT中斷屏敝控制端口引腳53XINT1外部中斷2輸入引腳54XINT2/IO外部中斷2輸入/普通IO口引腳55XINT3/IO外部中斷3輸入/普通IO口引腳56OSCBYP晶振控制端引腳57XTAL2晶振輸入端2引腳58

9、XTAL1/CLKIN晶振輸入端2引腳59VSS電源地引腳60CVDD邏輯電源引腳61Vss電源地引腳62DVdd邏輯電源地引腳63ADCSOC/IOPC0ADC的外部轉(zhuǎn)換輸入端/普通的IO口輸入輸出端引腳64CLKOUT/IOPC1時鐘輸出端/雙向數(shù)字IO口引腳65XF/IOPC2XF信號在多處理其他處理器配置或作升-個通用的輸出端/普通IO口引腳66（非BIO）/IOPC3雙向數(shù)字I/O/個針是配置作為branch-control輸入所有設(shè)備重置引腳67CAP1/QEP1/IOPC4捕獲1/QEP1的輸入/普通IO口輸入輸出端引腳68CAP2/QEP2/IOPC5捕獲2/QEP2的輸入/普

10、通IO口輸入輸出端引腳69CAP3/IOPC6捕獲3/普通IO口輸入輸出端引腳70CAP4/IOPC7捕獲4/普通IO口輸入輸出端引腳71Vss電源地引腳72ADCIN0/IOPA0普通的IO口數(shù)據(jù)輸入輸出端/ADC1的模擬輸入端引腳73ADCIN1/IOPA1普通的IO口數(shù)據(jù)輸入輸出端/ADC1的模擬輸入端引腳74ADCIN2ADC1的模擬輸入引腳75ADCIN3ADC1的模擬輸入引腳76ADCIN4ADC1的模擬輸入引腳77ADCIN5ADC1的模擬輸入引腳78ADCIN6ADC1的模擬輸入引腳79ADCIN7ADC1的模擬輸入引腳80ADCIN15ADC2的模擬輸入引腳81ADCIN14

11、ADC2的模擬輸入引腳82ADCIN13ADC2的模擬輸入引腳83ADCIN12ADC2的模擬輸入引腳84VccA模擬電源引腳85VREFHIADC俞入?yún)⒖茧妷焊唠娢灰_86VREFLOADC俞入?yún)⒖茧妷旱碗娢灰_87VssA模擬電源地引腳88ADCIN11ADC俞入端口引腳89ADCIN10ADC俞入端口引腳90ADCIN9/IOPA2ADC俞入端口/普通IO口引腳91ADCIN8/IOPA3ADC俞入端口/普通IO口引腳92Vss模擬電源地引腳93DVDD數(shù)字電源引腳94PWM1/CMP1PWMt出/輸出捕獲由比較/PWM和完整的行動控制寄存器（ACTR）。招行CMP1-CMP6高阻抗狀態(tài)

12、時揭露PDPINT活性低,當復位（RS）斷言。引腳95PWM2/CMP2PW喻出/輸出捕獲引腳96PWM3/CMP3PW喻出/輸出捕獲引腳97PWM4/CMP4PW喻出/輸出捕獲引腳98PWM5/CMP5PW喻出/輸出捕獲引腳99PWM6/CMP6PW喻出/輸出捕獲引腳100PWM7/CMP7/IOPB0PWMt出/輸出捕獲/普通IO口輸出引腳101PWM8/CMP8/IOPB1PWMt出/輸出捕獲/普通IO口輸出引腳102PWM9/CMP9/IOPB2PwMt出/輸出捕獲/普通io口輸出引腳103DVDD數(shù)字電源引腳104VSS模擬電源地引腳105T1PWM/T1CMP/IOPB3定時器PW

13、喻出/定時器輸出捕獲/普通IO口定時器1比較輸出。T1PWM/T1CMPIOPB3去高阻抗狀態(tài)時揭露PDPINT活性低。這個針是配置為數(shù)字輸入所有設(shè)備重置。引腳106T2PWM/T2CMP/IOPB4定時器PW喻出/定時器輸出捕獲/普通IO口定時器2比較輸出。T2PWM/T1CMPIOPB4去高阻抗狀態(tài)時揭露PDPINT活性低。這個針是配置為數(shù)字輸入所有設(shè)備重置。引腳107T3PWM/T3CMP/IOPB5定時器PW喻出/定時器輸出捕獲/普通IO口定時器3比較輸出。T3PWM/T1CMPIOPB5去高阻抗狀態(tài)時揭露PDPINT活性低。這個針是配置為數(shù)字輸入所有設(shè)備重置。引腳108TMRDIR/

14、IOPB6定時器計數(shù)方向/普通iO口計時器的方向信號。Up-counting方向如果TMRDIR/IOPB6低,down-counting方向如果這銷很局。這個針是配置為數(shù)字輸入所有設(shè)備重置引腳109TMRCLK/IOPB7定時器時鐘/普通IO口引腳110A0地址總線/普通IO口引腳111A1地址總線/普通IO口引腳112A2地址總線/普通IO口引腳113VSS模擬電源地引腳114A3地址總線/普通IO口引腳115A4地址總線/普通IO口引腳116A5地址總線/普通IO口管腳117A6平行地址總線A6。管腳118A7平行地址總線A7。管腳119A8平行地址總線A8。管腳120VSS數(shù)字邏輯參考

15、地。管腳121DVDD數(shù)字I/O供電源。管腳122A9平行地址總線A9。管腳123A10平行地址總線A10。管腳124A11平行地址總線A11。管腳125A12平行地址總線A12。管腳126A13平行地址總線A13。管腳127A14平行地址總線A14。管腳128A15平行地址總線A15。管腳129DS非數(shù)據(jù)選擇信號。管腳130ISI/O空間選擇信號。管腳131PS非程序空間選擇信號。管腳132W/R4讀/寫。2、TMS320F2812芯片引腳與功能德州儀器所生產(chǎn)的TMS320F2812數(shù)字訊號處理器是針對數(shù)字控制所設(shè)計的DSP,整合了DSP及微控制器的最佳特性，主要使用在嵌入式控制應(yīng)用，如數(shù)字

16、電機控制(digitalmotorcontrol,DMC)、資料擷取及I/O控制(dataacquisitionandcontrol,DAQ)等領(lǐng)域。針對應(yīng)用最佳化，并有效縮短產(chǎn)品開發(fā)周期，F(xiàn)28x核心支持全新CCS環(huán)境的Ccompiler,提供C語言中直接嵌入?yún)R編語言的程序開發(fā)介面，可在C語言的環(huán)境中搭配匯編語言來才i寫程序。值得一提的是，F(xiàn)28xDSP核心支持特殊的IQ-math函式庫，系統(tǒng)開發(fā)人員可以使用便宜的定點數(shù)DSP來發(fā)展所需的浮點運算算法。F28x系列DSP預計發(fā)展至400MHz,目前已發(fā)展至150MHz的Flash型式。-Sh-K sl-B工亨芝zzcz： URE 二_ HI

17、HHU xrw£:_= a>_n KM -n =B.S,Hn2妻：= :A_= £>n uimuNungnHU lxnlkss fi>nn -爭J-rr -MJCZEnns< nsr. rT I -«r W-. k4刪則HT klmJ KOH -i 支由，h、|小r 1I I -1 . Sl'.j '5wst =TCK J kMLA . *1叱I町Ki| _VF| I J»ISXA| I J |I M! XDk( I5hKaNT1_XRR> XVMI XIM I X1NI2_aIKSi：M* M l*jV&#

18、169;VlB. st rrxo.% K AI I ? J m iRvmww第卜和H « *11， xHi mmsAiMlKlH.1 IIN.、。：1 111.<DcrqM 1用rw. i7段八t m ,k£HI.l4.FH IMA.4 t ii aim： INa.3 l 11 .乜N內(nèi)心! A1K”7At L ill 1 E Wm” I IE IK 44 TKll kV MM'J I L” * ：乩手用 T I I U UHIP ITiTI'IH；_£»! SI MH a i X2XlJf I I SIMIOIT I rci.K.

19、rHBI I IIMK H: F Vim iVj,!I . 1 .1 XDfJ1 a i i i'H.11=1=1 ll-J-l 2.L”J I-L-IU-I * J> i 械 I” I t s I K |M! A I i.MTReIF：A I EEQfcJH J1 1 I d'AlTji IM 11 v«> cAjnjqef*I N liil nm iMs mm'工 I MeH i Ji Uli"'牙 i KM w"； * PU'MI?. i rWMil:1 f Ml修,i i rUM« : i f

20、HH'I rWM7=金一；三E HHU -n工4產(chǎn)s HMU ,空二彳 ni-勇L.MJVn53UMO .=!/HHU .fcsH司EH.亨Hnup-lklxsiHHU -=1;匚Hu .il!-二嚴£ Ml l-ziT HHU s®_ HHU手其引腳及功能如下所示:弓1腳號符號功能引腳1VDDI0I/O模擬電源（3.3V）引腳2ADCINB0ADC米樣保持器B的8路模擬輸入0引腳3ADCINB1ADC米樣保持器B的9路模擬輸入1引腳4ADCINB2ADC米樣保持器B的8路模擬輸入2引腳5ADCINB3ADC米樣保持器B的9路模擬輸入3引腳6ADCINB4ADC米樣

21、保持器B的8路模擬輸入4引腳7ADCINB5ADC米樣保持器B的9路模擬輸入5引腳8ADCINB6ADC米樣保持器B的8路模擬輸入6引腳9ADCINB7ADC米樣保持器B的8路模擬輸入7引腳10ADCREFMADC#考電壓輸出（1V）引腳11ADCREFPADC#考電壓輸出（2V）引腳12AVSSREFBGADC莫擬地引腳13AVDDREFBGADC模擬電源引腳14VDDA1ADC1擬電源（3.3V）引腳15VSSA1ADC莫擬地引腳16ADCRESEXTADC外部偏置電阻（24.9K）引腳17XMP/MGE程序存儲區(qū)的選擇引腳18XA016位地址總線0引腳19VSS內(nèi)核和數(shù)字I/O的地引腳2

22、0MDRAGPIO或I/O串行數(shù)據(jù)接收引腳21XD016位數(shù)據(jù)總線0引腳22MDXAGPIO或McBS腺受串行數(shù)據(jù)引腳23VDD內(nèi)核數(shù)字電源引腳24XD116位數(shù)據(jù)總線1引腳25MCLKRAGPIO或McBSPg受時鐘引腳26MFSXAGPIO或McBS磔送幀同步佶號引腳27XD216位數(shù)據(jù)總線2引腳28MCLKXAGPIO或McBSP送時鐘引腳29MFSRAGPIO或McBS限收幀同步佶號引腳30XD316位數(shù)據(jù)總線3引腳31VDDIOI/O數(shù)字電源（3.3V）引腳32VSS內(nèi)核和數(shù)字I/O的地引腳33XD416位數(shù)據(jù)總線4引腳34SPICLKAGPIO或SPI時鐘引腳35SPISTEAGP

23、IO或SPI從動傳輸使能引腳36XD516位數(shù)據(jù)總線5引腳37VDD內(nèi)核數(shù)字電源引腳38VSS內(nèi)核和數(shù)字I/O的地引腳39XD616位數(shù)據(jù)總線6引腳40SPISIMOAGPIO或SPI從動輸入、主動輸出引腳41SPISOMIAGPIO或SPI從動輸出、主動輸入引腳42XRD讀后效引腳43XA116位地址總線1引腳44XACS0AND昨XINTF區(qū)域0和區(qū)域1的片選左號引腳45PWM7GPIO或PWMt出引腳7引腳46PWM8GPIO或PWMt出引腳8引腳47PWM9GPIO或PWMt出引腳9引腳48PWM10GPIO或PWMt出弓1腳10引腳49PWM11GPIO或PWMt出弓1腳11引腳50

24、PWM12GPIO或PWMt出弓1腳12引腳51XR/W非通常為高電平引腳52Vss內(nèi)核和數(shù)字IO的地引腳53T3PWM_T3CMPGPIO或定時器3輸出引腳54XD716位數(shù)據(jù)總線引腳55T4PWM_T4CMPGPIO或定時器4輸出引腳56VDD1.8或者1.9V內(nèi)核數(shù)字電源引腳57CAP4_QEP3GPIO或捕獲輸入4引腳58Vss內(nèi)核和數(shù)字IO的地引腳59CAP5_QEP4PIO或捕獲輸入5引腳60CAP6_QEPI2PIO或捕獲輸入6引腳61C4TRIP非GPIO或比較器4輸出引腳62C5TRIP非GPIO或比較器5輸出引腳63C6TRIP非GPIO或比較器6輸出引腳64VDD10IO

25、口數(shù)字電源3.3V引腳65XD816位數(shù)據(jù)總線引腳66TEXT2測試引腳為TI保留，必須懸空引腳67TEXT1測試引腳為TI保留，必須懸空引腳68XD916位數(shù)據(jù)總線引腳69VDD3VFLFlash內(nèi)核電源3.3V引腳70Vss內(nèi)核和數(shù)字IO的地引腳71TDIRBGPIO或定時器方向引腳72TCLKINBGPIO或定時器時鐘輸入引腳73XD1016位數(shù)據(jù)總線引腳74XD1116位數(shù)據(jù)總線引腳75Vdd1.8或者1.9V內(nèi)核數(shù)字電源引腳76X2晶振輸出引腳77X1/XCLKIN晶振輸入引腳78Vss內(nèi)核和數(shù)字IO的地引腳79T3CTRIP_PDPINTB定時器3比較輸出引腳80XA219位地址總

26、線引腳81Vdd10IO口數(shù)字電源3.3V引腳82XHOLDNE夕卜部DMA呆持請求佶號。引腳83(T4CTRIP/EVBSOC徘定時器4比較輸出或EVB啟運外部A/D轉(zhuǎn)換輸出引腳84XWE非寫功效時為低電平引腳85XA319位地址總線引腳86Vss內(nèi)核和數(shù)字IO的地引腳87CANTXAGPIO/eCAN發(fā)送數(shù)據(jù)引腳88XZCS2XINF區(qū)域2的片選彳6號引腳89CANRXAGPIO/eCAN接收數(shù)據(jù)引腳90SCITXDBGPIO或SCIB異步串行口發(fā)送數(shù)據(jù)引腳91SCIRXDBGPIO或SCIB異步串行口接收數(shù)據(jù)引腳92PWM1GPIO或PWMt出引腳1引腳93PWM2GPIO或PWMt出引

27、腳2引腳94PWM3GPIO或PWMt出引腳3引腳95PWM4GPIO或PWMt出引腳4引腳96XD1216位數(shù)據(jù)總線引腳97XD1316位數(shù)據(jù)總線引腳98PWM5GPIO或PWMt出引腳5引腳99Vss內(nèi)核和數(shù)字I/O的地引腳100VDD1.8V或者1.9V內(nèi)核數(shù)字電源引腳101PWM6GPIO或PWMt出引腳6引腳102T1PWM_T1CMPGPIO或定時器1輸出引腳103XA419位數(shù)據(jù)總線引腳104T2PWM_T2CMPGPIO或定時器2輸出引腳105Vss內(nèi)核和數(shù)字I/O的地引腳106CAP1_QEP1GPIO或捕獲輸入1引腳107CAP2_QEP2GPIO或捕獲輸入2引腳108XA

28、519位數(shù)據(jù)總線引腳109CAP3_QEPI1GPIO或捕獲輸入3引腳110T1CTRIP_PDPINT。定時器1比較輸出引腳111XA619位數(shù)據(jù)總線引腳112VDD1.8V或者1.9V內(nèi)核數(shù)字電源引腳113Vss內(nèi)核和數(shù)字I/O的地引腳114VDDIOI/O數(shù)字電源（3.3V）引腳115T2CTRIP/PDPINTA定時器2比較輸出或EVA啟動外部A/D轉(zhuǎn)換輸出引腳116TDIRAGPIO或計數(shù)器方向引腳117TCLKINAGPIO或計數(shù)器時鐘輸入引腳118XA719位數(shù)據(jù)總線引腳119XCLKOUT通用時鐘源引腳120Vss內(nèi)核和數(shù)字I/O的地引腳121XA819位數(shù)據(jù)總線引腳122C1

29、TRIP非GPIO或比較器1輸出引腳123C2TRIP非GPIO或比較器2輸出引腳124C3TRIP非GPIO或比較器3輸出引腳125XA919位數(shù)據(jù)總線引腳126TMSJTAG測試模式選擇端引腳127TDOJTAG掃描輸入，測試數(shù)據(jù)輸入引腳128VDD1.8V或者1.9V內(nèi)核數(shù)字電源引腳129Vss內(nèi)核和數(shù)字I/O的地引腳130XA1019位數(shù)據(jù)總線引腳131TDIJTAG測試數(shù)據(jù)輸入端引腳132XA1119位數(shù)據(jù)總線引腳133XZCS6AND徘XINF區(qū)域6或者7的片選彳百號引腳134TEXTSEL測試引腳，為TI保留，必須接地。引腳135TRST非JTAG測試復位引腳引腳136TCKJT

30、AG測試時鐘引腳137EMU0仿真器IO口引腳0引腳138XA1219位地址總線引腳139XD1416位數(shù)據(jù)總線引腳140XF_(XPLLDIS)非通用輸出引腳引腳141XA1319位地址總線引腳142Vss內(nèi)核和數(shù)字IO的地引腳143VDD1.8或者1.9V內(nèi)核數(shù)字電源引腳144XA1419位地址總線引腳145VDD10IO口數(shù)字電源3.3V引腳146EMU1仿真器IO引腳1引腳147XD1516位數(shù)據(jù)總線引腳148XA1519位地址總線引腳149XIN1_(XBIO)非GPIO/XINT1或XBIO非核心輸入引腳150XNMI_XINT3GPIO/XNMI/XINT13引腳151XIN2_

31、ADCSOCGPIO/XINT2/開始A/D轉(zhuǎn)換引腳152XA1619位地址總線引腳153Vss內(nèi)核和數(shù)字IO的地引腳154Vdd1.8或者1.9V內(nèi)核數(shù)字電源引腳155SCITXDAGPIO/SCIA異步串行口發(fā)送數(shù)據(jù)引腳156XA1719位地址總線引腳157SCIRXDAGPIO/SCIA異步串行口接收數(shù)據(jù)引腳158XA1819位地址總線引腳159XHOLD非夕卜部DMA呆持請求佶號。引腳160XRS非器件復位輸入和看門狗復位輸出引腳161XREADY數(shù)據(jù)準備輸入信號引腳162VDD1ADC數(shù)字電源引腳163Vss1ADC字地引腳164ADCBGREFIN測試引腳，為TI保留，必須懸空。引

32、腳165VSSA2ADC莫擬地引腳166VDDA2ADC模擬電源引腳167ADCINA7AD%樣模塊保持器A的8路模擬輸入引腳168ADCINA6AD%樣模塊保持器A的8路模擬輸入引腳169ADCINA5AD%樣模塊保持器A的8路模擬輸入引腳170ADCINA4AD%樣模塊保持器A的8路模擬輸入引腳171ADCINA3AD%樣模塊保持器A的8路模擬輸入引腳172ADCINA2AD%樣模塊保持器A的8路模擬輸入引腳173ADCINA1AD%樣模塊保持器A的8路模擬輸入引腳174ADCINA0AD%樣模塊保持器A的8路模擬輸入引腳175ADCLO模擬經(jīng)交電壓輸入引腳176VSSA10IO模擬地二、

33、F2812與F240在結(jié)構(gòu)與功能上的差異1、F240的結(jié)構(gòu)特點：1 .以16位為基本數(shù)據(jù)處理單元，采用16位的數(shù)據(jù)與地址總線，其指令集設(shè)計成可大范圍且復雜的計算及高速處理，屬于MemoryMapping的模式。主要結(jié)構(gòu)如下：2 .中央處理單元:32位的算數(shù)邏輯單元；32位的累積器；16位X16位的乘法器；16位的倍率位移器；8個16位的輔助緩存器。3 .內(nèi)存單元：16Kword芯片上的程序內(nèi)存；64K的程序內(nèi)存與數(shù)據(jù)存儲器；64Kword的I/O空間內(nèi)存；32Kword的共同內(nèi)存。4 .程控單元:4個管線式的操作；8層硬件堆棧；6個外部中斷。指令設(shè)計:采用定點式運算；1個機器周期（50ns）內(nèi)

34、執(zhí)行完畢；計算時以2的補碼做運算。5 .事件處理器：12個脈波寬度調(diào)變信號的輸出；3個16位一般用途的定時器；3個16位全比較單元；3個16位取樣比較單元；4個捕捉單元。6 .外部外圍:2個相位編碼電路；2個10位的模擬/數(shù)字轉(zhuǎn)換器;28個可規(guī)劃I/O接腳；鎖相回路模塊；看門狗定時器；串行通訊接口；串行外圍模塊。2、F2812的結(jié)構(gòu)特點:1 .高性能靜態(tài)CMOS制成技術(shù)150MHz(6.67ns周期時間)；省電設(shè)計(1.8VCore,3.3VI/O);3.3V快取可程序電壓。|2 .JTAG掃描支持3 .高效能32BitCPU(1)16x16和32x32MACOperations(2)16x1

35、6DualMAC;(3)哈佛總線結(jié)構(gòu)；(4)快速中斷響應(yīng)(5)4M線性程序?qū)ぶ房臻g；(6)4M線性數(shù)據(jù)尋址空間；(7)TMS320F24X/LF240X程序核心兼容。4 .芯片上(On-Chip)的內(nèi)存(1)128Kx16Flash;(2)1Kx16OTPROM(單次可程序只讀存儲器)；(3)L0和L1:2組4Kx16SARAM(4)H0:1組8Kx16SARAM;(5)M0和M1:2組1Kx16SARAM共128Kx16Flash,18Kx16SARAM5 .外部內(nèi)存接口(1)支持1M的外部內(nèi)存；(2)可程序的WaitStates;(3)可程序的Read/WriteStrobeTi最??；(4

36、)三個獨立的芯片選擇(ChipSelects)。6 .頻率與系統(tǒng)控制(1)支持動態(tài)的相位鎖定模塊(PLL)比率變更；(2)On-Chip振蕩器；(3)看門狗定時器模塊。7 .三個外部中斷8 .外圍中斷擴展方塊(PIE),支持45個外圍中斷9 .128位保護密碼(1)保護Flash/ROM/OTP及L0/L1SARAM;(2)防止韌體逆向工程。10 .三個32位CPUTimer11 .電動機控制外圍(1)兩個事件管理模塊(EVA,EVB);(2)與240xADSP相容。12 .(1)同步串行外圍接口SPI模塊；(2)兩個異步串行通訊接口SCI模塊，標準UART;(3)eCAN(EnhancedControllerAreaNetwork);McBSPWithSPIMode。結(jié)構(gòu)差異：TMS320F2812是TI公司推出的C2000平臺上的定點32位DSP芯片，TMS320F2812DSP內(nèi)核采Harvard結(jié)構(gòu)體系，即相互獨立的數(shù)據(jù)總線，提供了片內(nèi)程序存儲器和數(shù)據(jù)存儲器、運算單元、一個32位算術(shù)邏輯單元、一個32位累加器、一個16位乘法器和一個16位桶形移位器組成，體系采取串行結(jié)構(gòu)，運用流水線技術(shù)加快程序的運行，可在一個處理周期內(nèi)完成乘法加法和移位計算，其內(nèi)核計算速度為20M