集成電路版圖設(shè)計基礎(chǔ)第五章：匹配

1、集成電路版圖設(shè)計基礎(chǔ)第五章：匹配school of phyebasics of ic layout design2place matched devices close to each other.keep devices in the same orientation.choose a middle value for a root component.school of phyebasics of ic layout design3 interdigitate.surround yourself with dummies.cross-guad your device pairs.schoo

2、l of phyebasics of ic layout design4 match the parasitics on your wiring.keep everything in symmetry.make differential logic identical.school of phyebasics of ic layout design5 match device widths.go large.always communicate with your circuit designer.school of phyebasics of ic layout design6mask de

3、signer are not phychic.watch the neighbors.school of phyebasics of ic layout design7regular (rectangular shape)parallel elements Possibly, the current flowing in the same direction.school of phyebasics of ic layout design8就CMOS晶體管而言，對其特性影響最大的參數(shù)是柵長和柵寬。在工藝中采用的某些刻蝕方法常常在一個方向上刻蝕得快些。這樣發(fā)生在一個晶體管寬度上的刻蝕誤差將出現(xiàn)在

4、另一個晶體管的長度上。2019.821.822.52020.5school of phyebasics of ic layout design9 當集成電路產(chǎn)業(yè)剛剛起步的時候,制造工業(yè)仍然相對落后。即使你將兩個需要匹配的器件放的很近, 我們也仍然無法保證它們的一致性。 現(xiàn)在雖然制造工藝越來越精確,但是匹配問題的研究從來就沒有停止過, 相反地, 匹配問題顯得日益突出和重要。 匹配分為橫向匹配、 縱向匹配和中心匹配。實現(xiàn)匹配有三個要點需要考慮: 需要匹配的器件彼此靠近需要匹配的器件彼此靠近 注意周圍器件注意周圍器件 保持匹配器件方向一致保持匹配器件方向一致 遵守這 3條基本原則, 就可以很好的實現(xiàn)

5、匹配。school of phyebasics of ic layout design10根部件，在這里指這樣一個電阻，可以根據(jù)這一個電阻設(shè)計出所有其他的電阻。用最小的電阻作為根器件,這樣的選擇當然也可以實現(xiàn)我們需要的匹配, 但同時我們卻忽略了另外一個問題,那就是像 2 K 這樣的電阻如果用 2 5 0 做根器件, 那么就需要 8個根器件串聯(lián)起來實現(xiàn), 這就導(dǎo)致了這 8個電阻之間接觸電阻接觸電阻也同時加大了,這是我們不希望看到的。school of phyebasics of ic layout design11采用根部件的最好方法是找出一個中間值中間值,例如用 1 K 的電阻作為值將電阻串聯(lián)

6、和并聯(lián)起來。這種方法節(jié)省了使其所占的比例, 也許會，因為電阻之間的間隙數(shù)少了，現(xiàn)在占的是電阻器件本身的，。利用根部件時, 如果所有的電阻尺寸一樣, 形狀一樣, 方向一致而且相互靠近, 那么就可以得到一個很好的匹配。school of phyebasics of ic layout design12通常在電路中有些大堆部件都必須與一個給定的器件匹配，這個器件稱為定義定義部件部件（圖5-5，P104）。school of phyebasics of ic layout design13將其指狀交叉匹配將其指狀交叉匹配兩組電阻指狀交叉排列兩組電阻指狀交叉排列指狀交叉部件的布線指狀交叉部件的布線sch

7、ool of phyebasics of ic layout design14Interdigitize to reduce . Using an even number (n) of gate fingers can reduce Cdb, Csb to or depending on source/drain designation. Typically it is more so than source capacitance. Also use to minimize mismatch induced by etch undercutting during fab. And these

8、 can be than .school of phyebasics of ic layout design15school of phyebasics of ic layout design16analog transistors often have a large W/L ratio.Interdigitization can be used in a multiple transistor circuit layout to distribute process gradients across the circuit. This improves matching.two match

9、ed transistors with one node in common: split them in an equal part of fingers (for example 4) interdigitate the 8 elements: AABBAABB or ABBAABBAschool of phyebasics of ic layout design17123AABBAABB patternABBAABBA patternschool of phyebasics of ic layout design18Axis of Symmetries:school of phyebas

10、ics of ic layout design19Interdigitation Patterns:school of phyebasics of ic layout design20當這些電阻被刻蝕的時候,位于中間的器件所處的環(huán)境肯定與兩邊的不同,位于兩邊的器件所受的腐蝕會比中間的器件多一些位于兩邊的器件所受的腐蝕會比中間的器件多一些,這一點點的區(qū)別也許會對匹配產(chǎn)生非常不可預(yù)知的結(jié)果。為了使上述電阻在加工上面也保持一致,最簡單的辦法就是在兩邊分別放置一個 “虛擬電阻虛擬電阻”(“dummy resistor ”),而實際上它們在電路連線上沒有與其它電路連線上沒有與其它任何器件連接任何器件連接

11、,它們只是提供了一些所謂的它們只是提供了一些所謂的“靠墊靠墊”, 以避免在兩端過度刻以避免在兩端過度刻蝕蝕。這就是虛擬器件, 保證所有器件刻蝕一致。etchdummyreal resistorsschool of phyebasics of ic layout design21Ending elements have different boundary conditions than the inner elements = use dummyHere the dummies are shorted transistors.Remember their parasitic contribut

12、ion!?school of phyebasics of ic layout design22另外一種情況就是當你需要這些器件高度匹配的時候, , 也可以在四周都四周都布滿虛擬器件布滿虛擬器件, 防止在四邊的過度腐蝕, 以保證。 其缺點就是這種方法會,采用時應(yīng)多多考慮實際項目的需要。the real resistors, encased by dummy devices, are protected from over-etching on all four sides.school of phyebasics of ic layout design23把器件圍繞一個公共的中心點放置稱為共心布

13、置共心布置，甚至把器件在一條直線上對稱放置也可以看作共心技術(shù)?，F(xiàn)有的集成工藝中, 可以或。熱梯度是由芯片上面的一個發(fā)熱點產(chǎn)生的,它會引起其周圍的器件的電氣特性發(fā)生變化。離發(fā)熱點遠的器件要比離發(fā)熱點近的器件影響要小。共心技術(shù)使熱的梯度影響在器件之間的分布比較均衡。placement around a common central pointschool of phyebasics of ic layout design24四方交叉法四方交叉法是將需要匹配的兩個器件, , 尤其適用于兩個 MOS器件。采用四方交叉法可以進一步發(fā)揮共心的技術(shù)優(yōu)勢。必須總是一個才是真正的四方交叉，一個或者四個器件不能進

14、行四方交叉。Cross-quading technique. Split devices in half and place cross-corner to each other. Only works for exactly two devices.school of phyebasics of ic layout design25metal and poly interconnections are more complexschool of phyebasics of ic layout design26cross couplingtiling (more sensitive tohig

15、h-order gradients)school of phyebasics of ic layout design27四方交叉里面包含了一種叫做經(jīng)濟型四方交叉經(jīng)濟型四方交叉, 這一方案可以采用A-B-B-A的共心技術(shù)。可以保證導(dǎo)線的寄生參數(shù)一致。 并且有良好的匹配、節(jié)省時間和空間。(P110)school of phyebasics of ic layout design28下面再介紹一種 (或其它器件) 的設(shè)計方法, 也同樣是采用共心法原理。Common-centroid layout of four matched resistors (or elements)school of phy

16、ebasics of ic layout design29Common Centroid Patterns:school of phyebasics of ic layout design30Matched interconnections:IR drop:V=IRschool of phyebasics of ic layout design31Matched Metal Connection:school of phyebasics of ic layout design32 make differential logic identical是AIC中常見的結(jié)構(gòu),是一種的邏輯電路。 真正要

17、實現(xiàn)電路的, 要保證, 也要充分考慮上面的相互。 無論是信號線的還是產(chǎn)生的都是我們必須認真考量的。school of phyebasics of ic layout design33 make differential logic identical在差分邏輯中,具有高度匹配的路徑長度和連線導(dǎo)線是關(guān)鍵,。我們經(jīng)常在設(shè)計版圖過程中發(fā)現(xiàn)其中的一條需要與另外一條匹配的信號線被其它的器件或連線擋住了, 從而造成兩條線路的長度不同, 因此破壞了匹配的要求。通過波形分析我們也可以清晰的看到異樣,所以我們要盡可能保證。（圖5-23，P113）school of phyebasics of ic layout

18、 design34 make differential logic identical差分結(jié)構(gòu)的電路，比如運放的輸入管，畫圖的時候不管畫得多對稱，生產(chǎn)出來還是會有一些不匹配的。這種工藝上的不匹配可以通過來減小或避免。是一種方法。這樣，工藝上造成的不匹配，對于被切換的支路來說都是公平的，能達到高精度的匹配效果。缺點是引入了切換時鐘，增加了噪聲來源，增加了布局復(fù)雜度，增加芯片面積。school of phyebasics of ic layout design35 match device width. go large ! minimum resistor width is 5 microns.

19、 minimum resistor length is 10 microns. school of phyebasics of ic layout design36 go large !大多數(shù)情況下我們都會采用的模擬器件, 但與此同時也會帶來另外一個問題, 那就是,通常我們會盡可能,還有一種方法就是將 W/L較大的器件, , 保證器件在光刻時的程度一致, 如圖所示:需要匹配的鏡像電流源的兩器件及其版圖需要匹配的鏡像電流源的兩器件及其版圖school of phyebasics of ic layout design37電流成比例關(guān)系的MOS管，應(yīng)使電流方向一致，版圖中晶體管盡量同向，開關(guān)管可以忽略。配置dummy器件，使版圖周邊條件一致，結(jié)構(gòu)更