西工大cmos實驗報告五

1、 實驗課5 運放的設(shè)計設(shè)計如圖運放，相位裕度60度左右，滿足以下指標要求。設(shè)溝道長度1µm。VDD=5V, VSS=0V，GB=10 MHz，CL=10pF，SR>10V/µs，ICMR=1.2V-4.5VAv>1000，Pdiss<=3mW，Vout范圍滿足1V-4.5V。解：電路分析及計算過程如下：記1. 估算補償電容的最小值：。2. 用公式計算M5管的電流最小值： 取，因為SR>10V/µs，取其最小值為SR=10V/µs， 則有：。3. 利用最大輸入電壓規(guī)范設(shè)計的值： 所以。4. 檢查鏡像極點的值，確保：設(shè)則：5. 設(shè)計來

2、滿足所需的GB值：則有：，所以6. 由最小輸入電壓設(shè)計，先計算再計算： （其中）則。7. 由60°的相位裕度可知： 取，且由前面的計算可知，則由式，即可得出8. 由式，可得出 再由，就可得。9. 檢查增益和功耗：因此由計算可得出：， ， ， ， 所以得到運放原理圖如下所示：下面根據(jù)第四個實驗說明對運放進行仿真。1、 共模輸入范圍（ICMR）和輸入失調(diào)電壓仿真將運放接成如圖buffer，帶負載，對輸入電壓進行DC掃描分析。 （1）觀察使所有MOS管均工作在所設(shè)計區(qū)域的輸入電壓范圍；觀察輸入失調(diào)電壓Vos較小的輸入電壓范圍；獲得ICMR解：仿真結(jié)果如下所示：由仿真圖可觀察到輸入失調(diào)電壓V

3、os較小的輸入電壓范圍，即ICMR為：1.14V4.9V。（2） 在輸入電壓范圍內(nèi)的輸入失調(diào)電壓大概是多少由仿真圖可觀察得到，在輸入電壓范圍內(nèi)輸入失調(diào)電壓大概為：-0.0000019V。（3） 在輸入電壓范圍靠近中間位置選取一輸入電壓，記為vdc，此后的仿真基于該直流點，并記錄此時輸入失調(diào)電壓是多少。如圖，選取輸入電壓記為vdc=3V，此時的輸入失調(diào)電壓為-0.0000232V。2、 開環(huán)增益的仿真將運放按圖連接（帶負載），近似開環(huán)。對輸入信號進行AC 分析（此時直流值為直流仿真時所選的工作點vdc, 分析頻率0.01Hz到1GHz） ，觀察開環(huán)直流增益、-3DB帶寬、0DB帶寬、相位裕度*

4、。 解：仿真結(jié)果如下圖所示：由仿真圖可得出：開環(huán)直流增益為：67.9dB，-3dB帶寬為：5.04KHz，0dB帶寬為：11.8MHz，相位裕度PM=180°+（-116°）=64°3、 CMRR的仿真如圖連接，對vcm1和vcm2同時進行AC分析（直流點為0），得到1/CMMR，換算可得CMMR。 解：仿真得到Vout與頻率關(guān)系曲線，由于輸入幅值Vcm=1V，將曲線求倒數(shù)即可得到CMRR與頻率的關(guān)系曲線，仿真結(jié)果如下圖所示：則由仿真圖可得出CMRR=。4、 PSRR的仿真如圖連接，輸入直流點vdc。對VDD進行AC分析（幅值1V）（電源直流點為電源正常供電電壓）

5、，得到1/PSRR，換算可得VDD的PSRR。同理，對VSS做AC分析，可得VSS的PSRR。 解：仿真得到Vout與頻率關(guān)系曲線，由于輸入幅值1V，將曲線求倒數(shù)即可得到PSRR與頻率的關(guān)系曲線VDD的PSRR仿真結(jié)果如下圖所示：則由仿真圖可得出VDD的PSRR=。VSS的PSRR仿真結(jié)果如下圖所示：則由仿真圖可得出VSS的PSRR=。5、 輸出電壓擺幅仿真如圖連接，此時的共模電壓輸入所選直流點vdc，R取1Mohm。對輸入信號進行DC掃描，觀察輸出信號的電壓擺幅。 解：仿真結(jié)果如下圖所示：由圖可得出輸出信號的電壓擺幅為：0.0228V-4.85V。6、 轉(zhuǎn)換速率（Slew Rate）和建立時

6、間（Settling time）仿真時接為如圖buffer，帶負載，設(shè)置輸入為階躍信號（低電平為輸入信號最小值，高電平為輸入信號最大值）。 （1） 進行tran分析，獲得SR和settling time 仿真結(jié)果如下圖所示： 由圖可求得正轉(zhuǎn)換速率 負轉(zhuǎn)換速率 建立時間settling time=10.7us-10us=0.7us（2）調(diào)節(jié)相位裕度（將Cc改為1pF、0pF），重新進行tran分析，觀察SR和settling time的變化。當取Cc=1pF時，仿真結(jié)果如下所示： 由圖可求得正轉(zhuǎn)換速率 負轉(zhuǎn)換速率 建立時間settling time=10.8us-10us=0.8us當取Cc=0

7、pF時，仿真結(jié)果如下所示：由圖可求得正轉(zhuǎn)換速率 負轉(zhuǎn)換速率 建立時間settling time為7、 功耗仿真（1） 仿真計算出該運放作為buffer使用時的靜態(tài)功耗（輸入信號3V）仿真得到電源上的電流值如下圖所示：由圖可得到輸出電源上電流為，所以靜態(tài)功耗。（2） 仿真輸入為脈沖信號PULSE(0.8 4.5 0n 1n 1n 5u 10u)時電路的平均功耗。有仿真圖可得出輸出電源上電流的平均值為，所以動態(tài)功耗為。對比仿真結(jié)果與設(shè)計值如下：附錄：sp文件1、共模輸入范圍（ICMR）和輸入失調(diào)電壓仿真-.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=

8、1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ

9、=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=15u L=1u M4 vout1 pg vdd vdd PMOS W=15u L=1u M1 pg vinn nsd vss NMOS W=10u L=1u M2 vout1 vinp nsd vss NMOS W=10u L=1u M5 nsd ng vss vss NMOS W=5u L=1u M8 ng ng vss vss NMOS W=5u L=1u Iref vdd ng 30u M6 vo

10、ut vout1 vdd vdd PMOS W=190u L=1u M7 vout ng vss vss NMOS W=30u L=1u Cc vout vout1 3p.ENDS *netlist*X1 vdd vss vin vout vout OPACL vout 0 10pRL vout 0 100K*source*vdd vdd 0 5vss vss 0 0vin vin 0 0*analysis*.OP.DC vin 0 5 0.05.options post acct be V(vin) V(vout) i(X1.M5) i(X1.M7).end-2、開環(huán)增益的

11、仿真-.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMB

12、DA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=15u L=1u M4 vout1 pg vdd vdd PMOS W=15u L=1u M1 pg vinn nsd vss NMOS W=10u L=1u M2 vout1 vinp nsd vss NMOS W=10u L=1u M5 nsd ng vss vss NMOS W=5u L=1u M8

13、ng ng vss vss NMOS W=5u L=1u Iref vdd ng 30u M6 vout vout1 vdd vdd PMOS W=190u L=1u M7 vout ng vss vss NMOS W=30u L=1u Cc vout vout1 3p.ENDS *netlist*X2 vdd vss vin v1 vout OPAR1 vout v1 1gC1 v1 0 1CL vout 0 10pRL vout 0 100K*source*vdd vdd 0 5vss vss 0 0vin vin 0 DC=3 AC 1,0*analysis*.OP.AC dec 10

14、0.01 1g.options post acct be Vdb(vout) Vp(vout) .end-3、 CMRR的仿真-.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (

15、+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=15u L=1u M4 vout1 pg vdd vdd PMOS W=15u L=1u M1 pg vinn nsd vss NMOS W=10u L=1u M2 v

16、out1 vinp nsd vss NMOS W=10u L=1u M5 nsd ng vss vss NMOS W=5u L=1u M8 ng ng vss vss NMOS W=5u L=1u Iref vdd ng 30u M6 vout vout1 vdd vdd PMOS W=190u L=1u M7 vout ng vss vss NMOS W=30u L=1u Cc vout vout1 3p.ENDS *netlist*X3 vdd vss v1 v2 vout OPA*source*vdd vdd 0 5vss vss 0 0vcm1 v2 vout DC=0 AC=1,0v

17、cm2 v1 v0 DC=0 AC=1,0vdc v0 0 3*analysis*.OP.AC dec 10 0.01 1g.options post acct be Vdb(vout) Vp(vout) V(vout) .end- 4、PSRR的仿真-.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.4

18、5 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=15u L=1u M4 vout1 pg

19、vdd vdd PMOS W=15u L=1u M1 pg vinn nsd vss NMOS W=10u L=1u M2 vout1 vinp nsd vss NMOS W=10u L=1u M5 nsd ng vss vss NMOS W=5u L=1u M8 ng ng vss vss NMOS W=5u L=1u Iref vdd ng 30u M6 vout vout1 vdd vdd PMOS W=190u L=1u M7 vout ng vss vss NMOS W=30u L=1u Cc vout vout1 3p.ENDS *netlist*X4 vdd vss v1 vou

20、t vout OPA*source*vdd vdd 0 DC=5 AC=1,0vss vss 0 0vdc v1 0 3*vdd vdd 0 5*vss vss 0 DC=0 AC=1,0*analysis*.OP.AC dec 10 0.01 1g.options post acct be Vdb(vout) Vp(vout) V(vout).end -5、輸出電壓擺幅仿真-.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0

21、=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd v

22、ss vinp vinn vout M3 pg pg vdd vdd PMOS W=15u L=1u M4 vout1 pg vdd vdd PMOS W=15u L=1u M1 pg vinn nsd vss NMOS W=10u L=1u M2 vout1 vinp nsd vss NMOS W=10u L=1u M5 nsd ng vss vss NMOS W=5u L=1u M8 ng ng vss vss NMOS W=5u L=1u Iref vdd ng 30u M6 vout vout1 vdd vdd PMOS W=190u L=1u M7 vout ng vss vss N

23、MOS W=30u L=1u Cc vout vout1 3p.ENDS *netlist*X5 vdd vss vinp vinn vout OPAR1 vin vinn 1E+6R2 vinn vout 1E+7CL vout 0 10pRL vout 0 100K*source*vdd vdd 0 5vss vss 0 0vdc vinp 0 3vin vin 0 3*analysis*.OP.DC vin 2 4 0.001.options post acct be V(vout).end -6、轉(zhuǎn)換速率（Slew Rate）和建立時間（Settling time）-

24、.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=

25、0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=15u L=1u M4 vout1 pg vdd vdd PMOS W=15u L=1u M1 pg vinn nsd vss NMOS W=10u L=1u M2 vout1 vinp nsd vss NMOS W=10u L=1u M5 nsd ng vss vss NMOS W=5u L=1u M8 ng

26、ng vss vss NMOS W=5u L=1u Iref vdd ng 30u M6 vout vout1 vdd vdd PMOS W=190u L=1u M7 vout ng vss vss NMOS W=30u L=1u Cc vout vout1 3p.ENDS *netlist*X6 vdd vss vin vout vout OPACL vout 0 10pRL vout 0 100K*source*vdd vdd 0 5vss vss 0 0vin vin 0 PULSE(0.8 4.5 0n 1n 1n 5u 10u)*analysis*.OP.TRAN 0.1n 30u.

27、options post acct be V(vout) .end-7、 功耗仿真（1）靜態(tài)功耗-.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0

28、.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=15u L=1u M4 vout1 pg vdd vdd PMOS W=15u L=1u M1 pg vinn nsd vss NMOS W=10u L=1u M2 vout1 vinp nsd v

29、ss NMOS W=10u L=1u M5 nsd ng vss vss NMOS W=5u L=1u M8 ng ng vss vss NMOS W=5u L=1u Iref vdd ng 30u M6 vout vout1 vdd vdd PMOS W=190u L=1u M7 vout ng vss vss NMOS W=30u L=1u Cc vout vout1 3p.ENDS *netlist*X7 vdd vss vin vout vout OPACL vout 0 10pRL vout 0 100K*source*vdd vdd 0 5vss vss 0 0vin vin 0 3*analysis*.OP.TRAN 0.1n 30u.options post acct be V(vin) V(vout) i(X1.M5) i(X1.M7) i(vdd).end-（2）動態(tài)