HDB3碼電路測試與FSK2電路課程設(shè)計(jì)報告

1、 . 專業(yè)綜合課程設(shè)計(jì)任務(wù)書學(xué)生： 專業(yè)班級：指導(dǎo)教師： 工作單位：題 目: HDB3碼電路測試與FSK2電路設(shè)計(jì) 課程設(shè)計(jì)目的：1. 通過對THEX-1型綜合實(shí)驗(yàn)平臺的使用，較深入了解通信電路的原理；2. 掌握通信電路的測試方法和設(shè)計(jì)實(shí)驗(yàn)的方法；3. 學(xué)習(xí)利用EWB仿真設(shè)計(jì)簡單通信系統(tǒng)的方法；4. 練習(xí)利用Protel繪制PCB電路的方法；5. 提高正確地撰寫論文的基本能力。課程設(shè)計(jì)容和要求1. 電路測試：測試HDB31，HDB32，HDB33，DPLL，PLL實(shí)驗(yàn)電路板。要求詳細(xì)分析實(shí)驗(yàn)電路的工作原理（說明每個元器件的作用和功能），寫出測試項(xiàng)目，并對測試結(jié)果作出詳細(xì)分析；如果電路板不能測出

2、所需要的結(jié)果，要分析原因，找出電路板損壞的部位。2. 用EWB做出FSK2的仿真電路，并測試各點(diǎn)的波形；要求詳細(xì)分析電路原理（說明每個元器件的作用和功能），對測試結(jié)果作出詳細(xì)分析。3. 用Protel繪制AMDEM2的PCB電路。4. 查閱不少于6篇參考文獻(xiàn)。初始條件：1. THEX-1型綜合實(shí)驗(yàn)平臺與實(shí)驗(yàn)指導(dǎo)書；2. 示波器，萬用表。3. EWB和Protel軟件。時間安排：第18周，安排設(shè)計(jì)任務(wù)；第19周，完成實(shí)驗(yàn)測試和仿真電路的設(shè)計(jì)與測試；第20周，完成PCB電路繪制；撰寫設(shè)計(jì)報告，答辯。指導(dǎo)教師簽名： 2011年 6 月 18 日系主任（或責(zé)任教師）簽名： 2011年 6 月 19 日

3、52 / 55目錄摘要此次專業(yè)課程設(shè)計(jì)主要分為電路測試部分、電路仿真以與PCB的繪制。電路測試主要測試HDB3碼、DPLL數(shù)字鎖相環(huán)，PLL鎖相頻率合成器等實(shí)驗(yàn)。電路仿真主要是對FSK的進(jìn)行仿真以與AMDEM2的PCB的繪制。經(jīng)過此次課程設(shè)計(jì)，主要是對所學(xué)的專業(yè)課進(jìn)行整合以與綜合應(yīng)用。關(guān)鍵詞：電路測試仿真、FSK、AMDEM2、PCBAbstractThe professional curriculum is divided into parts of the circuit testing, circuit simulation and PCB drawing. The main test

4、circuit testing HDB3 ,DPLL,PLL and other experiments. Circuit simulation carried out mainly for HDB33 and RECEIVER, simulation and PCB drawing. After the course design, mainly for the study of specialized courses and comprehensive application integration.Key words：circuit testing and simulation、FSK、

5、AMDEM、PCB1 電路調(diào)試實(shí)驗(yàn)1.1多級偽隨機(jī)碼發(fā)生實(shí)驗(yàn)1.1.1 電路工作原理（一）電路組成 多級偽隨機(jī)碼發(fā)生實(shí)驗(yàn)是供給HDB3、PSK等實(shí)驗(yàn)所需時鐘和基帶信號。圖1-1是實(shí)驗(yàn)電原理圖，由以下電路組成： 1時鐘信號源；2多級分頻電路；33級偽隨機(jī)碼發(fā)生電路；44級偽隨機(jī)碼發(fā)生電路；55級偽隨機(jī)碼發(fā)生電路。圖1-1(a)圖1-1(b)（二）電路工作原理 1時鐘信號源 時鐘信號源由晶振J1、電阻R2和R3、電容C1、非門U1A，U1B組成，若電路加電后，在U1A的輸出端輸出一個比較理想的方波信號，輸出振蕩頻率為4.096MHz，經(jīng)過D觸發(fā)器U2B進(jìn)行二分頻，輸出為2.048MHz方波信號。

6、2三級基準(zhǔn)信號分頻 設(shè)電路的輸入時鐘信號為2.048MHz的方波，由可預(yù)置四位二進(jìn)制計(jì)數(shù)器（帶直接清零）組成的三級分頻電路組成，可逐次分頻至1K方波。U3、U4、U5的第二引腳為各級時鐘輸入端，輸入時鐘為2.048MHz、P128KHz、8KH。 33級偽隨機(jī)碼發(fā)生器電路偽隨機(jī)序列，也稱作m序列，它的顯著特點(diǎn)是：（a）隨機(jī)特性；（b）預(yù)先可確定性；（c）可重復(fù)實(shí)現(xiàn)。 本電路采用帶有兩個反饋的三級反饋移位寄存器，示意圖見圖1-2。若設(shè)初始狀態(tài)為111（Q2Q1Q0=111），則在CP時鐘作用下移位一次后，由Q1與Q0模二加產(chǎn)生新的輸入Q=Q0Q1=11=0，則新狀態(tài)為Q2Q1Q0=011。當(dāng)移位

7、二次時為Q2Q1Q0=001；當(dāng)移位三次為Q2Q1Q0=100；移位四次后為Q2Q1Q0=010；移位五次后為Q2Q1Q0=101；移位六次后為Q2Q1Q0=110；移位七次后為Q2Q1Q0=111；即又回到初始狀態(tài)Q2Q1Q0=111。該狀態(tài)轉(zhuǎn)移情況可直觀地用“狀態(tài)轉(zhuǎn)移圖”表示。見圖1-3。圖1-1（b）上圖是實(shí)驗(yàn)系統(tǒng)中3級偽隨機(jī)序列碼發(fā)生器電原理圖。從圖中可知，這是由三級D觸發(fā)器和異或門組成的三級反饋移存器。在測量點(diǎn)PN處的碼型序列為1110010周期性序列。若初始狀態(tài)為全“零”則狀態(tài)轉(zhuǎn)移后亦為全“零”，需增加U8A三輸入與非門“破全零狀態(tài)”。圖1-2 具有兩個反饋抽頭的3級偽隨機(jī)序列碼發(fā)

8、生器 圖1-3 狀態(tài)轉(zhuǎn)移圖44級偽隨機(jī)碼發(fā)生電路 下圖是實(shí)驗(yàn)系統(tǒng)中4級偽隨機(jī)序列碼發(fā)生器電原理圖。從圖中可知，這是由4級D觸發(fā)器和異或門組成的4級反饋移位寄存器。本電路是利用帶有兩個反饋抽頭的4級反饋移位寄存器，其示意圖見圖1-4，在測量點(diǎn)PN處的碼序列為10101。圖1-4 具有兩個反饋抽頭的4級偽隨機(jī)序列碼發(fā)生器 55級偽隨機(jī)碼發(fā)生電路 下圖是實(shí)驗(yàn)系統(tǒng)中5級偽隨機(jī)序列碼發(fā)生器電原理圖，從圖中可知，這是由5級D觸發(fā)器和異或門組成的5級反饋移位寄存器。本電路是利用帶有兩個反饋抽頭（注意，反饋點(diǎn)是Q0與Q2）的5級反饋移位寄存器，其示意圖見圖1-5，在測量點(diǎn)PN處的碼序列為100。圖1-5具有兩

9、個反饋抽頭的5級偽隨機(jī)序列碼發(fā)生器1.1.2 測試項(xiàng)目1用20MHz雙蹤示波器觀察TP1、TP2、TP3三個測試點(diǎn)的波形，并作記錄。2用20MHz雙蹤示波器（直流檔）觀察全零碼、全一碼、3級、4級、5級偽隨機(jī)碼的波形，并作記錄。（需給偽碼電路接上適合的時鐘，可在TP1、TP2、TP3中選擇）1.1.3 測試結(jié)果與分析 圖1-6 TP1 圖1-7 TP2 圖1-8 TP3 圖1-9全零碼 圖1-10 全一碼圖1-11 3級偽碼 圖1-12 4級偽碼圖1-13 5級偽碼TP1 是2MHZ的方波脈沖信號，TP2是32KHZ的方波脈沖，TP3是2K的方波脈沖，由于每一級都經(jīng)過了一個計(jì)數(shù)器，故輸出的波形

10、隨著頻率的減小越來越穩(wěn)定。由輸出的3級、4級、5級偽碼看出，輸出信碼的滿足預(yù)先期望的碼序列1.2 HDB3編碼實(shí)驗(yàn)1.2.1電路工作原理編碼框圖編碼電路接收終端機(jī)來的單極性非歸零信碼，并把這種變換成為HDB3碼送往傳輸信道。編碼部分的原理框圖如圖35-6所示，各部分功能如下所述：(1) 單極性信碼進(jìn)入本電路，首先檢測有無四連“0”碼。沒有四連“0”時，信碼不改變地通過本電路；有四連“0”時，在第四個“0”碼出現(xiàn)時，將一個“1”碼放入信號中，取代第四個“0”碼，補(bǔ)入“1”碼稱為V碼。圖35-6編碼部分的原理方框圖（2）取代節(jié)選擇與補(bǔ)B碼電路（取代節(jié)判決）電路計(jì)算兩個V碼之間的“1”碼個數(shù)，若為奇

11、數(shù)，則用000V取代節(jié)；若為偶數(shù)，則將000V中的第一個“0”改為“1”，即此時用“B00V”取代節(jié)。（3）破壞點(diǎn)形成電路將補(bǔ)放的“1”碼變成破壞點(diǎn)。方法是在取代節(jié)第二位處再插入一個“1”碼，使單/雙極性變換電路多翻轉(zhuǎn)一次，后續(xù)的V碼就會與前面相鄰的“1”碼極性一樣，破壞了交替反轉(zhuǎn)的規(guī)律，形成了“破壞點(diǎn)”。（4）單/雙極性變換電路電路中的除2電路對加B碼、插入碼、V碼的碼序計(jì)數(shù)，它的輸出控制加入了取代節(jié)的信流，使其按交替翻轉(zhuǎn)規(guī)律分成兩路，再由變壓器將此兩路合成雙極性信號。本級還形成符合CCITT G703要求的輸出波形。 5編碼電原理圖如圖35-7所示。圖35-7 HDB3編碼電原理圖圖35-

12、7給出了典型的HDB3編碼電路：在同步時鐘的作用下，輸入的NRZ碼流經(jīng)過HDB3編碼電路輸出兩路單極性碼，這兩路單極性碼再送到“單/雙極性變換”電路，產(chǎn)生出雙極性歸零的HDB3碼。如圖35-8所示。圖35-8 單/雙極性變換電路1.2.2 測試項(xiàng)目“HDB3編碼實(shí)驗(yàn)”（HDB32）模塊的J2輸入2048KHz時鐘信號，J1依次輸入“全一碼”、“全零碼”、“3級偽碼”、“4級偽碼”、“5級偽碼”與2048K時鐘的輸出狀態(tài)（各級偽碼時鐘確定在2048KHz）。1“全一碼”輸入：用20MHz雙蹤示波器檢查TP11的“全一碼”和TP12的“全一碼”的HDB3編碼，編碼應(yīng)符合AMI碼的編碼規(guī)則。2“全零

13、碼”輸入：用20MHz雙蹤示波器檢查TP11的“全零碼”和TP12的“全零碼”的HDB3編碼，編碼應(yīng)符合HDB3碼的編碼規(guī)則。3“3級偽碼”輸入：用20MHz雙蹤示波器檢查TP11的“3級偽碼”和TP12的“3級偽碼”的HDB3編碼，編碼應(yīng)符合AMI碼的編碼規(guī)則。4“4級偽碼”輸入：用20MHz雙蹤示波器檢查TP11的“4級偽碼”和TP12的“4級偽碼”的HDB3編碼，編碼應(yīng)符合AMI碼的編碼規(guī)則。5“5級偽碼”輸入：用20MHz雙蹤示波器檢查TP11的“5級偽碼”和TP12的“5級偽碼”的HDB3編碼，編碼應(yīng)符合HDB3碼的編碼規(guī)則。6用“3級偽碼”或“3級偽碼”的HDB3編碼作對照參考，對

14、TP1TP12各測試點(diǎn)的波形進(jìn)行觀察、記錄，并結(jié)合邏輯電路進(jìn)行分析。1.2.3 測試結(jié)果與分析全一碼的HDB3編碼 全零碼的HDB3編碼 3級偽碼的HDB3編碼 4級偽碼HDB3編碼5級偽碼的HDB3編碼用“3級偽碼”或“3級偽碼”的HDB3編碼作對照參考：1.3 HDB3譯碼實(shí)驗(yàn)1.3.1 電路工作原理1從HDB3編碼原理可知信碼的V脈沖總是與前一個非零脈沖同極性。因此，在接收到的脈沖序列中可以很容易辨認(rèn)破壞點(diǎn)V，于是斷定V符號與前面三個符號必是連“0”符號，從而恢復(fù)四個連“0”碼，即可以得到原信息碼。HDB3譯碼的電原理框圖如圖36-1所示。圖36-1 HDB3碼譯碼原理框圖框圖的各部分功

15、能如下：（1）雙/單極性變換電路傳輸線來的HDB3碼加入本電路，輸入端與外線路匹配，經(jīng)變壓器將雙極性脈沖分成兩路單極性的脈沖。（2）判決電路本電路選用合適的判決電平以去除信碼經(jīng)信道傳輸之后引入的干擾信號。信碼經(jīng)判決電路之后成為半占空（請思考為什么要形成半占空碼？）的兩路信號，相加后成為一路單極性歸“0”信碼，送到定時恢復(fù)電路和信碼再生電路。（3）破壞點(diǎn)檢測電路本電路輸入H+和H-兩個脈沖序列。由HDB3編碼規(guī)則已知在破壞點(diǎn)處會出現(xiàn)一樣極性的脈沖，就是說這時B+和B-不是依次而是連續(xù)出現(xiàn)的，所以可以由此測出破壞點(diǎn)。本電路在V脈沖出現(xiàn)的時刻有輸出脈沖。（4）去除取代節(jié)電路在V碼出現(xiàn)的時刻將信碼流中

16、的V碼與它前面的第三位碼置為“0”，去掉取代節(jié)之后，再將信號整形即可恢復(fù)原來信碼。破壞點(diǎn)檢測與去除取代節(jié)電路一起完成信碼再生功能。（5）定時恢復(fù)電路由隨機(jī)序列的功率譜可知，此功率譜中包含連續(xù)譜和離散譜。若信號為雙極性并且兩極性波形等概率出現(xiàn)時P=1-P，G1(f)=-G2(f)，則在Ps(w)的表達(dá)式中后兩項(xiàng)為0，沒有離散譜存在，這對于位定時恢復(fù)是不利的。所以將信碼先整流成為單極性碼，再送入位定時恢復(fù)電路，用濾波法由信碼提取位定時，這里給出的電路是用線性放大器做成選頻放大器來選取定時頻率分量。經(jīng)整流恢復(fù)出的位定時信號用于信碼再生電路，使兩者同步。2HDB3譯碼電路電原理圖如圖36-2所示。 在

17、圖36-2的電原理圖中，J1輸入來自編碼電路的雙極性歸零HDB3碼，經(jīng)過以上五個功能的處理，在J2輸出還原后的全占空、單極性不歸零的二進(jìn)制信碼，相關(guān)的邏輯電路分析和各測試點(diǎn)的波形記錄由讀者自行完成。圖36-2 HDB3譯碼電路電原理圖1.3.2 測試項(xiàng)目“HDB3譯碼實(shí)驗(yàn)”（HDB33）模塊的J1輸入3級偽碼的HDB3編碼，用20MHz雙蹤示波器同時檢查HDB31模塊上的3級偽碼和HDB33模塊的TP12（HDB3譯碼輸出）。要求波形一致，若波形不能一致，可微調(diào)B2，使波形一致。1“全一碼”輸入：用20MHz雙蹤示波器檢查編碼板TP11的“全一碼”、譯碼板的TP11“全一碼”HDB3編碼和TP

18、12，譯碼應(yīng)符合AMI碼的譯碼規(guī)則。2“全零碼”輸入：用20MHz雙蹤示波器檢查編碼板TP11的“全零碼”、譯碼板TP11的“全零碼”HDB3編碼和TP12，譯碼應(yīng)符合HDB3碼的譯碼規(guī)則。3“3級偽碼”輸入：用20MHz雙蹤示波器檢查編碼板TP11的“3級偽碼”、譯碼板TP11的“3級偽碼”HDB3編碼和TP12，譯碼應(yīng)符合AMI碼的譯碼規(guī)則。4“4級偽碼”輸入：用20MHz雙蹤示波器檢查編碼板TP11的“4級偽碼”、譯碼板TP11的“4級偽碼”HDB3編碼和TP12，譯碼應(yīng)符合AMI碼的譯碼規(guī)則。5“5級偽碼”輸入：用20MHz雙蹤示波器檢查編碼板TP11的“5級偽碼”、譯碼板TP11的“

19、5級偽碼”HDB3編碼和TP12，譯碼應(yīng)符合HDB3碼的譯碼規(guī)則。6用“3級偽碼”或“3級偽碼”的HDB3編碼作對照參考，對TP1TP12各測試點(diǎn)的波形進(jìn)行觀察、記錄，并結(jié)合邏輯電路進(jìn)行分析。1.3.3 測試結(jié)果與分析（編碼板即HDB32，其TP11為信碼輸入；譯碼板即HDB32，其TP11為已編譯的HDB3碼，TP12為譯碼還原的碼形）全一碼：全零碼：3級偽碼：5級偽碼：用“3級偽碼”或“3級偽碼”的HDB3編碼作對照參考1.4數(shù)字鎖相環(huán)提取同步信號實(shí)驗(yàn)1.4.1 電路工作原理位同步鎖相法的基本原理和載波同步的類似。在接收端利用鑒相器比較接收碼元和本地產(chǎn)生的位同步信號的相位，若兩者相位不一致

20、（超前或滯后），鑒相器就產(chǎn)生誤差信號去調(diào)整位同步信號的相位，直到獲得準(zhǔn)確的位同步信號為止。前面討論的濾波法原理中，窄帶濾波器可以是簡單的單調(diào)諧回路或晶體濾波器，也可以是鎖相環(huán)路。我們把采用鎖相環(huán)來提取位同步信號的方法稱為鎖相法。下面介紹在數(shù)字通信中常采用的數(shù)字鎖相法提取位同步信號的原理。 （1）數(shù)字鎖相 數(shù)字鎖相的原理方框圖如圖37-4所示。圖37-4 數(shù)字鎖相原理方框圖它由高穩(wěn)定度振蕩器（晶振）、分頻器、相位比較器和控制器所組成。其中，控制器包括圖中的扣除門、附加門和“或門”。高穩(wěn)定度振蕩器產(chǎn)生的信號經(jīng)整形電路變成周期性脈沖，然后經(jīng)控制器再送入分頻器，輸出位同步脈沖序列。位同步脈沖的相位調(diào)整

21、過程如圖37-5所示。若接收碼元速率為F（波特），則要求位同步脈沖的重復(fù)速率也為F（赫）。這里，晶振的振蕩頻率設(shè)計(jì)在nF（赫），由晶振輸出經(jīng)整形得到重復(fù)頻率為nF（赫）的窄脈沖圖37-5（a），經(jīng)扣除門、或門并n次分頻后，就可得重復(fù)速率為F（赫）的位同步信號圖37-5（b）。如果接收 圖37-5 位同步脈沖的相位調(diào)整得重復(fù)速率為F（赫）的位同步信號圖37-5（c）。如果接收端晶振輸出經(jīng)n次分頻后，不能準(zhǔn)確地和收到的碼元同頻同相，這時就要根據(jù)相位比較器輸出的誤差信號，通過控制器對分頻器進(jìn)行調(diào)整。調(diào)整的原理是當(dāng)分頻器輸出的位同步脈沖超前于接收碼元的相位時，相位比較器送出一超前脈沖，加到扣除門（常開

22、）的禁止端，扣除一個a路脈沖圖37-5（d），這樣，分頻器輸出脈沖的相位就推后1/n周期（360°/n），如圖37-5（e）所示；若分頻器輸出的位同步脈沖相位滯后于接收碼元的相位，如何對分頻器進(jìn)行調(diào)整呢？晶振的輸出整形后除a路脈沖加于附加門。附加門在不調(diào)整時是封閉的，對分頻器的工作不起作用。當(dāng)位同步脈沖相位滯后時，相位比較器送出一滯后脈沖，加于附加門，使b路輸出的一個脈沖通過“或門”，插入在原a路脈沖之間37-5（f），使分頻器的輸入端添加了一個脈沖。于是，分頻器的輸出相位就提前1/n周期37-5（g）。經(jīng)這樣的反復(fù)調(diào)整相位，即實(shí)現(xiàn)了位同步。全數(shù)字鎖相法提取同步信號適用于信碼率較低的

23、數(shù)字通信電路，一般信碼率<8Mb/s，本地時鐘頻率為65MHz左右。原理中的分頻系數(shù)M，也稱相位調(diào)整步長，M越大，同步誤差越小。因此，數(shù)字鎖相法提取同步信號其工作頻率不能做得很高。但這種方法適用于全數(shù)字化實(shí)現(xiàn)，具有穩(wěn)定性好，容易集成，成本低等優(yōu)點(diǎn)，并且由于采用全數(shù)字化實(shí)現(xiàn)，因此免調(diào)試，適用批量生產(chǎn)。1）輸入實(shí)驗(yàn)電路如圖37-6示。圖37-6 數(shù)字鎖相提取同步時鐘實(shí)驗(yàn)電原理圖輸入、輸出腳位分配如圖37-6所示，CPLD/FPGA選用U1，注意有兩路全局時鐘分別輸入83P和2P，分別為異步4.096MHz，充當(dāng)異地時鐘。信碼發(fā)送方的時鐘0.8MHz引出端為28P，發(fā)送4級偽碼引出端為51P，

24、圖形下載后可用示波器測試并與仿真波形進(jìn)行比較。2）仿真波形如圖37-7所示。圖37-7 數(shù)字鎖相提取同步時鐘實(shí)驗(yàn)仿真波形注：H點(diǎn)可能看不到波形是由于與I點(diǎn)相距太遠(yuǎn)所致，所以有條件的話，用數(shù)字存儲示波器觀測。3）變換電路“DCFO”模塊電原理如圖37-8所示。圖37-8 變換電路“DCFO” 模塊電原理圖4）“超前”脈沖成形電路“LDELAYGBT”模塊電原理如圖37-9所示。圖37-9 “超前”脈沖成形電路“LDELAYGBT” 模塊電原理圖5）“滯后”脈沖成形電路“LDELAY1”模塊電原理如圖37-10所示。圖37-10 “滯后”脈沖成形電路“LDELAY1”模塊電原理圖1.4.2 測試項(xiàng)

25、目用示波器觀察以下各點(diǎn)的波形：TBCLK-8K、NRZ、F、Y、I、X、K、CLK8K、H1.4.3 測試結(jié)果與分析1.5鎖相頻率合成器實(shí)驗(yàn)1.5.1 電路工作原理鎖相頻率合成器原理與電路鎖相頻率合成器(簡稱鎖相頻合或PLL頻合)鎖相頻合方框圖見圖38-1。圖38-1 常用的單環(huán)鎖相頻率合成器方框圖圖中，PD為電荷泵鑒相；LF為環(huán)路濾波器；VCO為壓控振蕩器(即調(diào)頻振蕩器)，其頻率fv受控制電壓uc控制而改變，一般有fv=f0+K0 uc (38-1)f0為固定振蕩頻率，K0為壓控靈敏度(單位Hz/V或rad/S V)；÷N為程序分頻器，頻比由CPU程序設(shè)置可變；÷R為參考

26、分頻器，將穩(wěn)定的晶體振蕩器頻率fR分頻得到參考頻率fr(一般為5KHz、6.25KHz、12.5KHz、25KHz等)。環(huán)路鎖定時，PD兩個信號相差為0或固定值，則頻差為0，即fr=ff=fv/N fv=N fr (38-2)由式38-2可見，CPU程序改變N就改變了環(huán)路輸出頻率，且所有頻率都具有與晶振頻率一樣的準(zhǔn)確度與穩(wěn)定度。由式38-2還可見，頻道間隔f最小可以等于fr，實(shí)際值由要求決定，無繩通信系統(tǒng)f=25KHz，若鎖相頻合fr=5KHz，則N變化間隔N=5。一般鎖相頻合集成電路包含了圖38-1電路框圖中除LF與VCO以外的全部電路，用于無繩的電路包含二個這樣的電路，分別用于接收機(jī)與發(fā)射

27、機(jī)，稱為雙PLL頻合，如MC145160、MC145161、MC145162等。本實(shí)驗(yàn)系統(tǒng)用一片雙PLL頻合MC145162，構(gòu)成發(fā)射本振PLL頻合。具體電路圖38-8所示。圖38-8中U5為MC145162與PLL頻合IC，其參考分頻器分頻比R與發(fā)射環(huán)路的程序分頻器分頻比N由CPU通過MC145162的串口(串行時鐘CLK，1腳；串行數(shù)據(jù)DATA，3腳；并行鎖存ENB，4腳)送入。實(shí)際選取參考分頻器分頻比R=2048，則10.24MHz/2048=5KHz。發(fā)射環(huán)VCO是由Q2、T2與D1等構(gòu)成的變?nèi)荻O管調(diào)諧改進(jìn)型電容三點(diǎn)式振蕩器。衰減后的音頻調(diào)制信號um加在變?nèi)荻O管D1的下端，環(huán)路控制

28、電壓uc 經(jīng)R10加在D1的上端，總控制電壓uc=uc -um = uc +(-um)，忽略括號中的負(fù)號并不影響工作原理與性能的分析，故得到圖38-2中VCO輸入端等效電路。VCO的輸出信號分成二路，一路送入Q1等構(gòu)成的功放，功率放大發(fā)射出去；另一路由MC145162的14腳送入發(fā)射環(huán)÷N程序分頻器，分頻后送發(fā)射環(huán)PD與參考信號鑒相后由15腳輸出誤差電流，流經(jīng)R12、C16與C17構(gòu)成的環(huán)路濾波器得到控制電壓uc，由R13、C14附加低通濾波器進(jìn)一步濾除鑒相紋波后經(jīng)R7送VCO變?nèi)荻O管D103的上端。而音頻調(diào)制信號um加在D103的下端。當(dāng)環(huán)路設(shè)計(jì)成載波跟蹤環(huán)時，uc為直流，控制V

29、CO中心頻率使環(huán)路鎖定；um對VCO調(diào)頻，實(shí)現(xiàn)了鎖相調(diào)頻。圖38-2 發(fā)射鎖相調(diào)頻頻合器方框圖2 環(huán)路參數(shù)設(shè)計(jì)公式圖38-3是單端三態(tài)電流型電荷泵與外接的環(huán)路濾波器電路。圖中，二只場效應(yīng)管工作開關(guān)狀態(tài)；IP為恒流源；R2、C1為環(huán)路濾波器；C2用于濾除鑒相紋波，應(yīng)選?。?n<a<r (38-3)式中，r為環(huán)路參考信號角頻率；n為環(huán)路自然諧振頻率；a為C2所引入的附加低通濾波器的截止頻率，與元件值的關(guān)系為：a=1/R2C2 (38-4)則C2在濾除鑒相紋波的同時對環(huán)路特性影響較小，環(huán)路濾波器特性主要由R2、C1決定，環(huán)路仍可按照理想二階環(huán)設(shè)計(jì)，有關(guān)設(shè)計(jì)公式如下。(1) 環(huán)路自然諧振頻

30、率n=IPK0/(2NC1)1/2 (38-5) (2) 環(huán)路阻尼系數(shù)=R2C1n/2 (38-6)要保證環(huán)路穩(wěn)定余量足夠大與瞬態(tài)響應(yīng)快應(yīng)選取=0.61.0 (38-7)圖38-3 單端三態(tài)電流型電荷泵與環(huán)路濾波器(3) 當(dāng)鎖相頻合器作為調(diào)頻發(fā)射機(jī)的主振時，其電路框圖如圖38-2所示，基帶調(diào)制信號um由VCO前一點(diǎn)注入環(huán)路，與環(huán)路控制電壓uc 相加后去控制VCO的頻率。當(dāng)環(huán)路設(shè)計(jì)成載波跟蹤環(huán)時，uc 為直流，um無畸變地到達(dá)VCO輸入端，實(shí)現(xiàn)了理想調(diào)頻。圖38-2鎖相調(diào)頻頻合器的相位模型如圖38-4所示。則基帶調(diào)制信號um至VCO調(diào)制頻偏之間的傳遞函數(shù)為：圖38-4 鎖相調(diào)頻頻合器的相位模型框

31、圖則式中，He(S)誤差傳遞函數(shù)，為誤差頻率特性。由式(38-8)可見，一點(diǎn)注入式鎖相調(diào)頻的調(diào)制頻率特性/為環(huán)路的誤差頻率特性乘以常數(shù)。容易導(dǎo)出，理想二階環(huán)誤差頻率特性的截止頻率為：把常用代入式(9)得表38-3，可見近似有表38-1理想二階環(huán)誤差頻率特性截止頻率0.5000.7071.0000.791.001.55故得理想二階環(huán)誤差頻率特性如圖38-5所示。圖中亦標(biāo)出基帶調(diào)制um的頻譜Um(j)，它占據(jù)的頻帶為L-H。若環(huán)路設(shè)計(jì)成載波跟蹤狀態(tài)即，如圖38-5中所示，則可見在Um(j)為非0值圍，恒有，代入式(38-8)得，求付里葉反變換得實(shí)現(xiàn)了理想調(diào)頻。圖38-5 理想二階環(huán)誤差頻率特性與載

32、波跟蹤條件工程上，為保證一點(diǎn)注入式鎖相調(diào)頻環(huán)實(shí)現(xiàn)理想調(diào)頻，應(yīng)選取：(4) 采用是電荷泵PD的鎖相頻合切換頻道后環(huán)路捕捉時間TP的計(jì)算分二種情況，式中，為VCO信號在二個頻道上的頻差，為VCO反饋至PD信號的頻差，N為環(huán)路分頻比；為在PD處觀察的環(huán)路快捕帶。則：，則以上兩式中，Tf為頻率捕捉時間；T為相位捕捉時間，即快捕時間。(5)二階環(huán)本來是無條件穩(wěn)定的，但因環(huán)路中采用了三態(tài)電荷泵鑒相器，故嚴(yán)格來講環(huán)路是離散時間系統(tǒng)，由離散的誤差電流脈沖得到模擬控制電壓存在最大可接近的延時。而時域延時對應(yīng)頻域相位滯后，從而減小環(huán)路相位余量，可能引起環(huán)路不穩(wěn)定。為保證環(huán)路穩(wěn)定，必須選擇環(huán)路帶寬足夠小，滿足穩(wěn)定極

33、限條件。22環(huán)路參數(shù)設(shè)計(jì)方法進(jìn)行環(huán)路參數(shù)設(shè)計(jì)前IP、K0、N與fr等已確定，再按以下步驟進(jìn)行設(shè)計(jì)。(1) 按式(38-7)選定；(2) 由式(38-11)(38-14)折衷選??；(3) 由(38-3)式選取；(4) 將值代入式(38-5)、(38-6)，將式(38-4)，求出環(huán)路濾波器元件值。23 環(huán)路參數(shù)設(shè)計(jì)舉例已知綜測儀樣機(jī)的BS測量發(fā)射機(jī)鎖相頻合的VCO壓控特性實(shí)測結(jié)果如表38-2所示：表38-2 BS測量發(fā)射機(jī)VCO壓控特性CH120fTX(MHz)48.0048.475uct(V)2.003.0電荷泵PD充放電電流IP=2.5mA；各頻道分頻比參見MC145162芯片資料；環(huán)路參考信

34、號頻率fr=5KHz，試設(shè)計(jì)環(huán)路參數(shù)。解：(1) 按式(38-7)選擇=1；已知話音信號最低頻率fL=300Hz，按式(38-11)選擇；由與按式(38-3)選擇。(2) 由已知條件求VCO壓控靈敏度平均值為(3)環(huán)路分頻比平均值為(4) 將IP、K0、N與代入式(38-15)得將 與C1公共秩序式(38-16)得:將 與R2公共秩序式(38-17)得(5) 為進(jìn)一步濾除鑒相紋波，在環(huán)路濾波器后串聯(lián)第二個附加低通R3、C3，如圖38-6所示。其截止頻率亦應(yīng)滿足式(38-3)。實(shí)際選?。旱茫簩?shí)取(6) 將環(huán)路簡化為二階環(huán)忽略了一些次要因素，但實(shí)際上它們對環(huán)路性能有影響。PD輸出離散的誤差電流至形

35、成模擬控制電壓的延時，對應(yīng)頻域里的相位滯后；C2形成的附加低通濾波器與R3C3第二附加低通濾波器也引入相位滯后，都會減小環(huán)路相位余量，使實(shí)際阻尼系數(shù)減小。設(shè)計(jì)完成后實(shí)際調(diào)整增大R2使環(huán)路相位階躍響應(yīng)超調(diào)量減至最小，=1，最后確定R2=2.4KHz。經(jīng)設(shè)計(jì)與實(shí)際調(diào)整最后確定的環(huán)路濾波器元件值如圖38-6所示。圖38-6 實(shí)例發(fā)射機(jī)鎖相頻合環(huán)路濾波器由以上介紹可見，鎖相環(huán)路性能參數(shù)，n的設(shè)計(jì)，就是對環(huán)路濾波器幾只電阻、電容的設(shè)計(jì)，由此可見環(huán)路濾波器對環(huán)路性能的重大影響1.5.2 測試項(xiàng)目(一) 用通用數(shù)字頻率計(jì)測量綜測儀發(fā)射機(jī)鎖相頻合工作頻率(1) 按圖38-7連接系統(tǒng)。按步進(jìn)(UP)鍵選擇某一頻

36、道。數(shù)字頻率計(jì)測量出被測發(fā)射機(jī)在該頻道的輸出射頻頻率，同時用示波器觀察TP01測試點(diǎn)，觀察其波形。圖38-7 發(fā)射機(jī)頻率測量方框圖(2) 重復(fù)(1)，測出被測發(fā)射機(jī)在20個頻道上的發(fā)射信號頻率，并觀察其波形變化。(二) 用萬用表測量鎖相頻合環(huán)路控制電壓測量TP02，測出被測發(fā)射機(jī)在20個頻道上的環(huán)路控制電壓，并記錄電壓值。1.5.3 測試結(jié)果與分析2 HDB33電路仿真（Multisim）2.1電路原理從HDB3編碼原理可知信碼的V脈沖總是與前一個非零脈沖同極性。因此，在接收到的脈沖序列中可以很容易辨認(rèn)破壞點(diǎn)V，于是斷定V符號與前面三個符號必是連“0”符號，從而恢復(fù)四個連“0”碼，即可以得到原

37、信息碼。HDB3譯碼的原理框圖如圖2-1所示。圖2-1 HDB3譯碼原理框圖框圖的各部分功能如下：（1）雙/單極性變換電路傳輸線來的HDB3碼加入本電路，輸入端與外線路匹配，經(jīng)變壓器將雙極性脈沖分成兩路單極性的脈沖。（2）判決電路本電路選用合適的判決電平以去除信碼經(jīng)信道傳輸之后引入的干擾信號。信碼經(jīng)判決電路之后成為半占空的兩路信號，相加后成為一路單極性歸“0”信碼，送到定時恢復(fù)電路和信碼再生電路。（3）破壞點(diǎn)檢測電路本電路輸入H+和H-兩個脈沖序列。由HDB3編碼規(guī)則已知在破壞點(diǎn)處會出現(xiàn)一樣極性的脈沖，就是說這時B+和B-不是依次而是連續(xù)出現(xiàn)的，所以可以由此測出破壞點(diǎn)。本電路在V脈沖出現(xiàn)的時刻

38、有輸出脈沖。（4）去除取代節(jié)電路在V碼出現(xiàn)的時刻將信碼流中的V碼與它前面的第三位碼置為“0”，去掉取代節(jié)之后，再將信號整形即可恢復(fù)原來信碼。破壞點(diǎn)檢測與去除取代節(jié)電路一起完成信碼再生功能。（5）定時恢復(fù)電路由隨機(jī)序列的功率譜可知，此功率譜中包含連續(xù)譜和離散譜。若信號為雙極性并且兩極性波形等概率出現(xiàn)時P=1-P，G1(f)=-G2(f)，則在Ps(w)的表達(dá)式中后兩項(xiàng)為0，沒有離散譜存在，這對于位定時恢復(fù)是不利的。所以將信碼先整流成為單極性碼，再送入位定時恢復(fù)電路，用濾波法由信碼提取位定時，這里給出的電路是用線性放大器做成選頻放大器來選取定時頻率分量。經(jīng)整流恢復(fù)出的位定時信號用于信碼再生電路，使

39、兩者同步。2.2仿真電路HDB3的整體電路圖如圖2-2所示：圖2-2 HDB3譯碼仿真電路圖其中：局部的電路圖如下所示：（1）雙/單極性變換電路圖如圖2-3所示：圖2-3 雙/單極性變換電路圖（2）判決電路如圖2-4所示：圖2-4 判決電路（3）破壞點(diǎn)檢測電路如圖2-5所示：圖2-5 破壞點(diǎn)檢測電路（4）去除取代節(jié)電路如圖2-6所示：圖2-6（5）定時恢復(fù)電路如圖2-7所示：圖2-72.3仿真結(jié)果與分析（1）雙/單極性變換電路的仿真波形如圖2-8所示。在仿真結(jié)果中可以看到，從傳輸線來的HDB3碼加入電路經(jīng)過變壓器以與由二極管構(gòu)成的整流電路，將雙極性脈沖分成兩路單極性脈沖。由于沒有HDB3的編碼

40、，所以用雙極性的正弦波進(jìn)行驗(yàn)證該部分電路的原理。圖2-8（2）判決電路的仿真波形如圖2-9所示。雖然做不了完全的仿真，但是從仿真結(jié)果中可以看到帶有干擾信號的波形經(jīng)過該電路后，波形有所改善，也就是說干擾信號被消除了。圖2-9（3）定時恢復(fù)電路如圖2-10所示。此部分電路由晶體管電容延時，再由幾個反相器整形后作為后續(xù)電路的時鐘。圖2-103 AMDEM2的PCB繪制3.1設(shè)計(jì)原理 （一）二極管峰值包絡(luò)檢波 從實(shí)驗(yàn)三可知，調(diào)幅信號的解調(diào)就是從調(diào)幅信號中恢復(fù)出低頻信號的過程，又稱為檢波，它是調(diào)幅的逆過程。從頻譜上看，調(diào)幅是利用模擬相乘器或其它非線性器件，將調(diào)制信號頻譜線性搬移到頻譜附近，并通過帶通濾波

41、器提取所需要的信號。檢波作為調(diào)幅的逆過程，必然是再次利用相乘器或非線性器件，將調(diào)制信號頻譜從載波頻率附近搬回到原來位置，并通過低通濾波器提取所需要的信號。幅度解調(diào)的原理電路模型可以用圖15-1表示。圖 3-1 幅度解調(diào)的電路模型圖 3-2 幅度解調(diào)中的頻譜搬移 圖15-2所示為頻譜搬移過程，其中（a）圖為輸入調(diào)幅信號的頻譜（設(shè)為AM信號），（b）圖為解調(diào)輸出信號的頻譜。由圖可見，輸出信號頻譜相對輸入信號頻譜在頻率軸上搬移了一個載頻頻量（頻譜線性搬移）。另外，應(yīng)注意用于解調(diào)的相干載波信號必須與所收到的調(diào)幅波載波嚴(yán)格同步，即保持同頻同相，否則會影響檢波性能。因此這種檢波方式稱為同步檢波（相干解調(diào)）

42、。雖然圖15-1所示的電路在原理上適用于AM、DSB、SSB信號的解調(diào)，但對AM信號而言，因?yàn)槠漭d波分量未被抑制，不必另外加相干載波信號，而可以直接利用非線性器件的頻率變換作用解調(diào)（例如二極管檢波），這種解調(diào)稱為包絡(luò)檢波，也可稱為非同步檢波或非相干解調(diào)。對于DSB、SSB信號，其波形包絡(luò)不直接反映調(diào)制信號的變化規(guī)律，所以不能采用包絡(luò)檢波器解調(diào)，只能采用同步檢波。二極管峰值包絡(luò)檢波電路主要的形式為二極管串聯(lián)型，如圖15-3所示。串聯(lián)型是指二極管與信號源、負(fù)載三者串聯(lián)，圖中RLC為檢波負(fù)載，同時也起低通濾波作用。一般要求輸入信號的幅度為0.5V以上，所以二極管處于大信號（開關(guān)）工作狀態(tài)，故又稱為大

43、信號檢波器。圖 3-3 大信號檢波電路當(dāng)檢波器輸入高頻信號時，載波正半周二極管導(dǎo)通，并對負(fù)載電容C充電，充電時間常數(shù)為(為二極管導(dǎo)通阻)，C上電壓即近似按指數(shù)規(guī)律上升。這個電壓建立后通過信號源電路，又反向加到二極管兩端，這時二極管上的電壓為，當(dāng)由最大位下降到時，二極管截止，電容C將通過RL放電，由于放電時間常數(shù)RLC遠(yuǎn)大于高頻電壓的周期，故放電很慢。電容C上電荷尚未放完時，下一個正半周的電壓又超過，使二極管再次導(dǎo)通，C再次被充電。如此反復(fù)，直到在一個高頻周期電容充電電荷等于放電電荷，即達(dá)到動態(tài)平衡時，便在平均值上下按載波角頻率作鋸齒狀等幅波動，只要，并且電容C放電速度能跟得上包絡(luò)變化速度，那么

44、檢波器輸出電壓就能跟隨調(diào)幅波的包絡(luò)線變化，如圖15-4所示。圖3-4 調(diào)幅波的檢波波形（二）大信號檢波電路的失真檢波電路除了具有與放大器一樣的線性與非線性失真外，還可能存在兩種特有的非線性失真。 1惰性失真（對角切割失真） 這種失真是由于檢波負(fù)載RLC取值過大而造成的。通常為了提高檢波效率和濾波效果，希望選取較大的RLC值，但RLC取值過大時，二極管截止期間電容C通過RL放電速度過慢，當(dāng)它跟不上輸入調(diào)幅波包絡(luò)線下降速度時，檢波輸出電壓就不能跟隨包絡(luò)線變化，于是產(chǎn)生如圖15-5所示的惰性失真。圖3-5 惰性失真由圖可見，在t1t2時間，因，二極管總是處于截止?fàn)顟B(tài)。為了避免產(chǎn)生這種失真，必須保證在

45、每一個高頻周期二極管導(dǎo)通一次，也就是使電容C的放電速度大于或等于調(diào)幅波包絡(luò)線的下降速度。進(jìn)一步分析表明，避免產(chǎn)生惰性失真的條件為RLC（15-1）應(yīng)當(dāng)注意的是在多頻調(diào)制的情況下，上式中應(yīng)取調(diào)制信號的最高頻率分量值max。2負(fù)峰切割失真實(shí)際上，檢波電路總要和低頻放大電路相連接。作為檢波電路的負(fù)載，除了電阻RL外，還有下一級輸入電阻ri2通過耦合電容Cc與電阻RL并聯(lián)，如圖15-6所示。當(dāng)檢波器輸入單頻調(diào)制的調(diào)幅波時，如圖15-7所示，檢波器輸出的低頻電壓全部加到ri2兩端，而直流電壓全部加到Cc兩端，其大小近似等于輸入信號的載波電壓振幅Ucm。由于Cc容量較大，在音頻的一個周期認(rèn)為其兩端的直流電

46、壓Uc近似不變，可看成一直流電源。在RL上的壓降為圖3-6 檢波電路與低放連接圖3-7 負(fù)峰切割失真此電壓對二極管而言是反偏置，因而在輸入調(diào)幅波正半周的包絡(luò)小于URL的那一段時間，二極管被截止，使檢波電路輸出電壓不隨包絡(luò)線的規(guī)律而變化，電壓被維持在URL電平上，輸出電壓波形被箝位，這種失真稱為負(fù)峰切割失真，如圖7所示。為避免負(fù)峰切割失真，應(yīng)滿足（15-2）即 （15-3）上式中是檢波器的低頻交流負(fù)載，RL為直流負(fù)載。上式表明，為防止產(chǎn)生負(fù)峰切割失真，檢波器的交、直流負(fù)載之比應(yīng)大于調(diào)幅波的調(diào)制指數(shù)ma。當(dāng)?shù)头泡斎胱杩馆^低，對調(diào)制指數(shù)較大的信號難以滿足（15-3）時，解決辦法有兩個：一是將RL分成

47、RL1和RL2，ri2通過Cc并接在RL2兩端，如圖15-8所示。這樣，因RL=RL1+RL2一定，RL1越大，交、直流負(fù)載電阻相差越小，越不容易產(chǎn)生負(fù)峰切割失真，但是音頻輸出電壓也隨RL1增大而減小。通常取RL1/RL2=0.10.2，圖15-8中C2是為進(jìn)一步提高濾波能力而加的，常選C2=C1。二是在檢波器與低放之間采用直接耦合方式。圖3-8 檢波器改進(jìn)電路之一圖3-9 晶體二極管檢波電路電原理圖3.2 原理圖的繪制根據(jù)電路圖，新建一個原理圖工程并保存，然后搜索出要用的元件，并布置好，最好進(jìn)行連線，然后對元器件進(jìn)行編號以與封裝，完成好的原理圖的繪制如圖3-1所示。圖3-10 AMDEM總原

48、理圖圖3-11 左半部分原理圖 圖3-12 右半部分原理圖3.3 PCB的繪制PCB的制做過程是先把原理圖導(dǎo)入的PCB制作框中，然后進(jìn)行手動排列好元件，最后進(jìn)行自動布線，完成后的PCB如圖3-2所示。在PCB 設(shè)計(jì)中，布線是完成產(chǎn)品設(shè)計(jì)的重要步驟，可以說前面的準(zhǔn)備工作都是為它而做的，在整個PCB 中，以布線的設(shè)計(jì)過程限定最高，技巧最細(xì)、工作量最大。PCB 布線有單面布線、雙面布線與多層布線。布線的方式也有兩種：自動布線與交互式布線，在自動布線之前，可以用交互式預(yù)先對要求比較嚴(yán)格的線進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰平行，以免產(chǎn)生反射干擾。必要時應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行

49、容易產(chǎn)生寄生耦合。自動布線的布通率，依賴于良好的布局，布線規(guī)則可以預(yù)先設(shè)定，包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通，然后進(jìn)行迷宮式布線，先把要布的連線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開已布的線。并試著重新再布線，以改進(jìn)總體效果。圖3-13 ERC電氣規(guī)則檢查結(jié)果 圖3-14導(dǎo)入網(wǎng)絡(luò)表圖3-16 導(dǎo)入網(wǎng)絡(luò)表時報錯圖3-17 導(dǎo)入后的圖片圖3-18 生成的PCB板圖4.FSK數(shù)字頻率解調(diào)實(shí)驗(yàn)4.1實(shí)驗(yàn)原理FSK集成電路模擬鎖相環(huán)解調(diào)器由于性能優(yōu)越、價格低廉，體積小。所以得到了越來廣泛的應(yīng)用。FSK集成電路模擬鎖相環(huán)解調(diào)器的工作原理簡單是十分

50、簡單的，只要在設(shè)計(jì)鎖相環(huán)時，使它鎖定在FSK的一個載頻f1上，對應(yīng)輸出高電平，而對另一載頻f2失鎖，對應(yīng)輸出低電平，那末在鎖相環(huán)路濾波器輸出端就可以得到解調(diào)的基帶信號序列。解調(diào)器框圖如圖40-1所示。解調(diào)器電原理圖如圖40-2所示。圖4-1 FSK解調(diào)電路原理框圖圖4-2 FSK解調(diào)電路電原理圖FSK鎖相環(huán)解調(diào)器中的集成鎖相環(huán)選用了MC14046。MC14046集成電路有兩個數(shù)字式鑒相器（PD、PD）、一個壓控振蕩器（VCO），還有輸入放大電路等，環(huán)路低通濾波器接在集成電路的外部。壓控振蕩器的中心頻率設(shè)計(jì)在32KHz。圖40-2中R4R7、C2主要用來確定壓控振蕩器的振蕩頻率。R8、C3構(gòu)成外

51、接低通濾波器，其參數(shù)選擇要滿足環(huán)路性能指標(biāo)的要求。從要求環(huán)路能快速捕捉、迅速鎖定來看，低通濾波器的通頻帶要寬一些；從提高環(huán)路的跟蹤特性來看，低通濾波器的通帶又要窄些。因此電路設(shè)計(jì)應(yīng)在滿足捕捉時間前提下，盡量減小環(huán)路低通濾波器的帶寬。由圖40-2可知，當(dāng)鎖相環(huán)鎖定時，環(huán)路對輸入FSK信號中的32KHz載波處于跟蹤狀態(tài)，32KHz載波（正弦波）經(jīng)輸入整形電路后變成矩形載波。此時鑒相器PD輸出端（引腳13）為低電平，鎖定指示輸出（引腳1）為高電平，鑒相器PD輸出（引腳2）為低電平，PD輸出和鎖定指示輸出經(jīng)或非門U2：A（74LS32）和U3：A（74LS04）后輸出為低電平，再經(jīng)積分電路和非門U3：

52、B（74LS04）輸出為高電平。再經(jīng)過U3：C（74LS04）、U3：D（74LS04）整形電路反相后后從輸出信號插座J3輸出。環(huán)路鎖定時的各點(diǎn)工作波形如圖40-3所示。圖4-3 FSK解調(diào)原理波形圖當(dāng)輸入信號為16KHz時，環(huán)路失鎖。此時環(huán)路對16KHz載頻的跟蹤破壞，鑒相器輸入端的兩個比較信號存在頻差，經(jīng)鑒相器PDI后輸出一串無規(guī)則矩形脈沖，而鎖定指示（第1引腳）輸出為低電平，PDI輸出和鎖定指示輸出經(jīng)或非門U2A與U3A后，輸出仍為無規(guī)則矩形脈沖，這些矩形脈沖積分器和非門U3B后輸出為低電平?？梢?，環(huán)路對32KHz載頻鎖定時輸出高電平，對16KHz載頻失鎖時就輸出低電平。只要適當(dāng)選擇環(huán)路參數(shù)，使它對32KHz鎖定，對16KHz失鎖，則在解調(diào)器輸出端的就得到解調(diào)輸出的基帶信號序列。 測量點(diǎn)說明： TP1：FSK解調(diào)信號輸入。 TP2：FSK解調(diào)電路工作時鐘，正常工作時應(yīng)為32KHz左右，頻偏不大于2KHz，若有偏差，可調(diào)節(jié)電位器R5或R7和C2的電