第2章基于ARM920T核微處理器三星S3C2410X處理器詳解

1、第第2 2章章 基于基于ARM920TARM920T核微處理器核微處理器 n2.1 ARM2.1 ARM處理器簡(jiǎn)介處理器簡(jiǎn)介 n2.2 ARM920T2.2 ARM920T簡(jiǎn)介簡(jiǎn)介n2.3 2.3 三星三星S3C2410XS3C2410X處理器詳解處理器詳解2.3 S3C2410X處理器處理器詳解詳解S3C2410X在包含在包含ARM920T核的同時(shí)，增加了豐富的外圍資源，如圖核的同時(shí)，增加了豐富的外圍資源，如圖2.8所示。所示。主要片內(nèi)外圍模塊包括：主要片內(nèi)外圍模塊包括： 1個(gè)個(gè)LCD控制器，支持控制器，支持STN和和TFT液晶顯示屏；液晶顯示屏； 外部存儲(chǔ)器管理（外部存儲(chǔ)器管理（SDRAM

2、控制器和芯片選擇邏輯）；控制器和芯片選擇邏輯）； 3個(gè)通道的個(gè)通道的UART； 4個(gè)通道的個(gè)通道的DMA，支持存儲(chǔ)器和，支持存儲(chǔ)器和I/O口之間的傳輸，以猝發(fā)模式提高傳輸率；口之間的傳輸，以猝發(fā)模式提高傳輸率； 4個(gè)有個(gè)有PWM功能的功能的16位定時(shí)位定時(shí)/計(jì)數(shù)器和計(jì)數(shù)器和1個(gè)個(gè)16位內(nèi)部定時(shí)器，支持外部時(shí)鐘源；位內(nèi)部定時(shí)器，支持外部時(shí)鐘源； 8通道的通道的10位位ADC，最高速率可達(dá)，最高速率可達(dá)500kB/s，10位分辨率；位分辨率； 觸摸屏接口；觸摸屏接口； IIS總線接口；總線接口； 2個(gè)個(gè)USB主機(jī)接口，主機(jī)接口，1個(gè)個(gè)USB設(shè)備接口；設(shè)備接口； 2個(gè)個(gè)SPI接口；接口； SD卡接口

3、和卡接口和MMC卡接口；卡接口； 16位看門狗定時(shí)器；位看門狗定時(shí)器； 117位通用位通用I/O口和口和24位外部中斷源；位外部中斷源； 8通道通道10位位AD控制器；控制器； 電源管理。電源管理。 S3C2410X及片內(nèi)外圍簡(jiǎn)介及片內(nèi)外圍簡(jiǎn)介S3C2410X支持大、小端模式，將存儲(chǔ)空間分成支持大、小端模式，將存儲(chǔ)空間分成8組（組（Bank），每組大小是），每組大小是128MB，共計(jì)，共計(jì)1GB。表表2.7 62.7 6組組/7/7組的存儲(chǔ)器映射地址組的存儲(chǔ)器映射地址2.3.2 特殊功能寄存器特殊功能寄存器 1內(nèi)存控制器（內(nèi)存控制器（Memory Controller）內(nèi)存控制器為訪問(wèn)外部存儲(chǔ)

4、空間提供存儲(chǔ)器控制信號(hào)，共有內(nèi)存控制器為訪問(wèn)外部存儲(chǔ)空間提供存儲(chǔ)器控制信號(hào)，共有13個(gè)寄存器個(gè)寄存器。 表表2.8 內(nèi)存控制器內(nèi)存控制器 （1）BWSCON 總線寬度控制寄存器總線寬度控制寄存器 用來(lái)控制各組存儲(chǔ)器的總線寬度和訪問(wèn)周期，各位定義：用來(lái)控制各組存儲(chǔ)器的總線寬度和訪問(wèn)周期，各位定義：n3131 ST7 ST7 確定存儲(chǔ)器確定存儲(chǔ)器7 7組對(duì)應(yīng)組對(duì)應(yīng) UB/LB UB/LB 端接口，端接口，0 =0 =不使用不使用 UB/LB UB/LB ，UB/LBUB/LB端與端與nWBE3:0nWBE3:0相連；相連；1 = 1 = 使使用用UB/LB UB/LB ，UB/LBUB/LB端與端

5、與nBE3:0nBE3:0相連。相連。n2727 ST6 ST6、2323 ST5 ST5、1919 ST4 ST4、1515 ST3 ST3、11 11 ST2ST2、77 ST1 ST1同上，同上，n3030 WS7 WS7 確定存儲(chǔ)器組確定存儲(chǔ)器組7 7的的WAITWAIT狀態(tài)，狀態(tài)，0=0=禁止禁止WAITWAIT，1=1=使能使能 WAIT WAIT 。n2626 WS6 WS6、2222 WS5 WS5、1818 WS4 WS4、1414 WS3 WS3、1010 WS2WS2、6 WS16 WS1同上。同上。n0 = WAIT disable 1 = WAIT enable0 =

6、 WAIT disable 1 = WAIT enablen29:28 DW7 確定存儲(chǔ)器確定存儲(chǔ)器7組的數(shù)據(jù)總線寬度。組的數(shù)據(jù)總線寬度。00=字節(jié)（字節(jié)（8位）、位）、01=半字（半字（16位）、位）、10=字（字（32位）、位）、11=保留。保留。n25:24 DW6、21:20 DW5、17:16 DW4、13:12 DW3、9:8 DW2、5:4 DW1。同上。同上。 n2:1 DW0 確定存儲(chǔ)器確定存儲(chǔ)器0組的數(shù)據(jù)總線寬度，只讀位，由組的數(shù)據(jù)總線寬度，只讀位，由OM1:0狀態(tài)決定。狀態(tài)決定。01=半字（半字（16位）、位）、10=字（字（32位）。位）。（2 2）BANKCONn B

7、ANKCONn 控制寄存器控制寄存器 BANKCONn 控制寄存器用于控制各組控制寄存器用于控制各組nGCS的時(shí)序，各位的時(shí)序，各位定義如下：定義如下：n14:13 Tacs nGCSn有效前地址的建立時(shí)間。有效前地址的建立時(shí)間。00 = 0 個(gè)個(gè)時(shí)鐘、時(shí)鐘、01 = 1個(gè)個(gè)時(shí)鐘、時(shí)鐘、10 = 2個(gè)個(gè)時(shí)鐘、時(shí)鐘、11 = 4個(gè)個(gè)時(shí)鐘時(shí)鐘n12:1112:11 Tcos nOE Tcos nOE有效前芯片選擇信號(hào)的建立時(shí)有效前芯片選擇信號(hào)的建立時(shí)間。間。 00 = 0個(gè)個(gè)時(shí)鐘、時(shí)鐘、01 = 1個(gè)個(gè)時(shí)鐘、時(shí)鐘、10 = 2個(gè)個(gè)時(shí)鐘、時(shí)鐘、11 = 4個(gè)個(gè)時(shí)鐘時(shí)鐘n10:810:8 Tacc T

8、acc 訪問(wèn)周期訪問(wèn)周期000 = 1個(gè)個(gè)時(shí)鐘、時(shí)鐘、001 = 2個(gè)個(gè)時(shí)鐘、時(shí)鐘、010 = 3個(gè)個(gè)時(shí)鐘、時(shí)鐘、011 = 4個(gè)個(gè)時(shí)鐘時(shí)鐘100 = 6個(gè)個(gè)時(shí)鐘、時(shí)鐘、101 = 8個(gè)個(gè)時(shí)鐘、時(shí)鐘、110 =10個(gè)個(gè)時(shí)鐘、時(shí)鐘、111 =14個(gè)個(gè)時(shí)鐘時(shí)鐘n7:67:6 Tcoh nOE Tcoh nOE無(wú)效后芯片選擇信號(hào)的保持時(shí)無(wú)效后芯片選擇信號(hào)的保持時(shí)間。間。00 = 0個(gè)個(gè)時(shí)鐘、時(shí)鐘、01 = 1個(gè)個(gè)時(shí)鐘、時(shí)鐘、10 = 2個(gè)個(gè)時(shí)鐘、時(shí)鐘、11 = 4個(gè)個(gè)時(shí)鐘時(shí)鐘n5:45:4 Tcah nGCSn Tcah nGCSn無(wú)效后芯片地址信號(hào)的保無(wú)效后芯片地址信號(hào)的保持時(shí)間。持時(shí)間。00 =

9、 0個(gè)個(gè)時(shí)鐘、時(shí)鐘、01 = 1個(gè)個(gè)時(shí)鐘、時(shí)鐘、10 = 2個(gè)個(gè)時(shí)鐘、時(shí)鐘、11 = 4個(gè)個(gè)時(shí)鐘時(shí)鐘n3:23:2 Tacp Tacp 頁(yè)模式的訪問(wèn)周期。頁(yè)模式的訪問(wèn)周期。00 = 2個(gè)個(gè)時(shí)鐘、時(shí)鐘、01 = 3個(gè)個(gè)時(shí)鐘、時(shí)鐘、10 = 4個(gè)個(gè)時(shí)鐘、時(shí)鐘、11 = 6個(gè)個(gè)時(shí)鐘時(shí)鐘n1:01:0 頁(yè)模式的配置（每次讀寫(xiě)周期數(shù)）頁(yè)模式的配置（每次讀寫(xiě)周期數(shù)）00 = 1個(gè)個(gè)時(shí)鐘、時(shí)鐘、01 = 4個(gè)個(gè)時(shí)鐘、時(shí)鐘、10 = 8個(gè)個(gè)時(shí)鐘、時(shí)鐘、11 = 16個(gè)個(gè)時(shí)鐘時(shí)鐘 當(dāng)當(dāng)BANKCON6BANKCON6和和BANKCON7BANKCON7中的中的MT=11MT=11時(shí)，時(shí)，BANKCON0BANK

10、CON0BANKCON5BANKCON5的的14:014:0定義與以上相同。定義與以上相同。BANKCON6BANKCON6和和BANKCON7BANKCON7的的3:03:0定義有所變化，具體如定義有所變化，具體如下：下：n3:23:2 Trkd:RAS Trkd:RAS到到CASCAS的延時(shí)。的延時(shí)。00 = 2個(gè)個(gè)時(shí)鐘、時(shí)鐘、01 = 3個(gè)個(gè)時(shí)鐘、時(shí)鐘、10 = 4個(gè)個(gè)時(shí)鐘時(shí)鐘n1:01:0 SCAN SCAN：列地址數(shù)目：列地址數(shù)目00 = 8位、位、01 = 9位、位、10 = 10位位（3 3）REFRESH REFRESH 刷新控制寄存器刷新控制寄存器n23 REFEN 刷新使能

11、刷新使能SDRAM：0 = 禁止禁止 1 = 使能使能SDRAM 的刷新的刷新n22 TREFMD 設(shè)置設(shè)置SDRAM 的刷新方式的刷新方式0=自動(dòng)刷新方式自動(dòng)刷新方式 1=自刷新方式自刷新方式n21:20 Trp 控制控制SDRAM 的行周期的行周期 00 = 2個(gè)個(gè)時(shí)鐘周期時(shí)鐘周期 01 = 3個(gè)個(gè)時(shí)鐘周期時(shí)鐘周期 10 = 4個(gè)個(gè)時(shí)鐘周期時(shí)鐘周期 11 = 未定義未定義n19:18 Tsrc控制控制SDRAM 的列周期的列周期00 = 4個(gè)個(gè)時(shí)鐘周期時(shí)鐘周期 01 = 5個(gè)個(gè)時(shí)鐘周期時(shí)鐘周期 10 = 6個(gè)個(gè)時(shí)鐘周期時(shí)鐘周期 11 = 7個(gè)個(gè)時(shí)鐘周期時(shí)鐘周期n17:16 保留位保留位n1

12、5:11 保留位保留位n10:0 SDRAM 的刷新計(jì)數(shù)值。的刷新計(jì)數(shù)值。刷新周期刷新周期= (2= (21111 刷新計(jì)數(shù)值刷新計(jì)數(shù)值 + 1)/HCLK+ 1)/HCLK例如：如果刷新周期是例如：如果刷新周期是15.6 us15.6 us， HCLK HCLK 是是 60 60 MHz,MHz,則則: : 刷新計(jì)數(shù)器的值刷新計(jì)數(shù)器的值 = 2= 21111 + 1 - 60 x15.6 = 1113 + 1 - 60 x15.6 = 1113在在LinuxLinux系統(tǒng)的系統(tǒng)的/include/asm-arm/arch-/include/asm-arm/arch-s3c2410/S3C24

13、10.hs3c2410/S3C2410.h頭文件中定義了各寄存器，頭文件中定義了各寄存器，其源代碼如下：其源代碼如下：n#define bMEMCON(Nb)#define bMEMCON(Nb)_REG(0 x48000000 + (Nb)_REG(0 x48000000 + (Nb)n#define BWSCON#define BWSCONbMEMCON(0)bMEMCON(0)n#define bBANKCON(Nb)#define bBANKCON(Nb)bMEMCON(Nb+1)bMEMCON(Nb+1)* *4)4)n#define BANKCON0#define BANKCON0

14、bBANKCON(0)bBANKCON(0)n#define BANKCON1#define BANKCON1bBANKCON(1)bBANKCON(1)n#define BANKCON2#define BANKCON2bBANKCON(2)bBANKCON(2)n#define BANKCON3#define BANKCON3bBANKCON(3)bBANKCON(3)n#define BANKCON4#define BANKCON4bBANKCON(4)bBANKCON(4)n#define BANKCON5#define BANKCON5bBANKCON(5)bBANKCON(5)n#d

15、efine BANKCON6#define BANKCON6bBANKCON(6)bBANKCON(6)n#define BANKCON7#define BANKCON7bBANKCON(7)bBANKCON(7)n#define REFRESH#define REFRESHbMEMCON(0 x24)bMEMCON(0 x24)n#define BANKSIZE#define BANKSIZEbMEMCON(0 x28)bMEMCON(0 x28)n#define MRSRB6#define MRSRB6bMEMCON(0 x2C)bMEMCON(0 x2C)n#define MRSRB7#

16、define MRSRB7bMEMCON(0 x30)bMEMCON(0 x30)2 2Nand Flash Nand Flash 控制器控制器S3C2410XS3C2410X支持支持Nand FlashNand Flash啟動(dòng)，啟動(dòng)代碼存儲(chǔ)在啟動(dòng)，啟動(dòng)代碼存儲(chǔ)在Nand Nand FlashFlash上。啟動(dòng)時(shí)，上。啟動(dòng)時(shí)，Nand FlashNand Flash的前的前4KB4KB（OM1:0=0OM1:0=0，地址，地址為為0 x000000000 x00000000） 將被裝載到內(nèi)部的固定地址中，然后開(kāi)始將被裝載到內(nèi)部的固定地址中，然后開(kāi)始執(zhí)行其中的啟動(dòng)代碼。一般情況下，該啟動(dòng)代碼會(huì)把

17、執(zhí)行其中的啟動(dòng)代碼。一般情況下，該啟動(dòng)代碼會(huì)把Nand Nand FlashFlash中的內(nèi)容拷貝到中的內(nèi)容拷貝到SDRAMSDRAM中去，拷貝完后，主程序?qū)⒃谥腥ィ截愅旰?，主程序?qū)⒃赟DRAMSDRAM中執(zhí)行。操作流程如圖中執(zhí)行。操作流程如圖2.102.10所示。所示。 自動(dòng)引導(dǎo)模式流程：自動(dòng)引導(dǎo)模式流程： 復(fù)位；復(fù)位； 如果自動(dòng)引導(dǎo)模式使能，如果自動(dòng)引導(dǎo)模式使能，Nand Flash中的前中的前4KB代碼拷貝到內(nèi)部的小石頭區(qū)域；代碼拷貝到內(nèi)部的小石頭區(qū)域； 小石頭映射到小石頭映射到nGCS0； CPU開(kāi)始執(zhí)行小石頭區(qū)域中的代碼。開(kāi)始執(zhí)行小石頭區(qū)域中的代碼。Nand Flash模式：模式：

18、 通過(guò)通過(guò)NFCONF寄存器設(shè)置寄存器設(shè)置Nand Flash配置；配置； 把把Nand Flash命令寫(xiě)入命令寫(xiě)入NFCMD寄存器；寄存器； 把把Nand Flash地址寫(xiě)入地址寫(xiě)入NFADDR寄存器；寄存器； 讀讀/寫(xiě)數(shù)據(jù)同時(shí)通過(guò)寫(xiě)數(shù)據(jù)同時(shí)通過(guò)NFSTAT寄存器檢測(cè)寄存器檢測(cè)Nand Flash狀態(tài)。讀操作前或者程序執(zhí)行后狀態(tài)。讀操作前或者程序執(zhí)行后檢查檢查R/nB信號(hào)。信號(hào)。 (1) NFCONF (1) NFCONF 配置寄存器配置寄存器15 Enable/Disable15 Enable/Disable：NAND Flash NAND Flash 控制使能?？刂剖鼓?。 0 =禁止禁止

19、 NAND Flash 控制器控制器 1 = 使能使能 NAND Flash 控制器控制器 復(fù)位后該位自動(dòng)清零，訪問(wèn)復(fù)位后該位自動(dòng)清零，訪問(wèn)NAND FlashNAND Flash，必須使，必須使該位置該位置1 1。14:13 14:13 保留位保留位12 12 初始化初始化ECC ECC 解碼解碼/ /編碼編碼 0 =0 =不初始化不初始化ECCECC，1= 1= 初始化初始化 ECCECC，因?yàn)椋驗(yàn)镾3C2410 S3C2410 只支持只支持512512字節(jié)的字節(jié)的ECCECC檢測(cè)檢測(cè), , 所以，每初始化所以，每初始化512512字節(jié)需初始化字節(jié)需初始化 ECC ECC 。11 NAN

20、D Flash11 NAND Flash存儲(chǔ)器的存儲(chǔ)器的nFCE nFCE 控制使能位：控制使能位：0= NAND flash nFCE0= NAND flash nFCE（使能（使能) )、1=NAND flash 1=NAND flash nFCE (nFCE (無(wú)效無(wú)效) )，( (復(fù)位后復(fù)位后, nFCE , nFCE 自動(dòng)為無(wú)效。自動(dòng)為無(wú)效。) )10:810:8 TACLS TACLS ：設(shè)置：設(shè)置TACLS CLE & ALE TACLS CLE & ALE 的持續(xù)時(shí)的持續(xù)時(shí)間，設(shè)置值為間，設(shè)置值為0 07 7。持續(xù)時(shí)間持續(xù)時(shí)間 = HCLK = HCLK * * (TACLS

21、+ 1) (TACLS + 1)77 保留位保留位6:46:4 TWRPH0TWRPH0 ：設(shè)置：設(shè)置TWRPH0TWRPH0的持續(xù)時(shí)間，設(shè)置的持續(xù)時(shí)間，設(shè)置值為值為0 07 7。持續(xù)時(shí)間持續(xù)時(shí)間 = HCLK = HCLK * * (TWRPH0 + 1) (TWRPH0 + 1)33 保留位保留位2:02:0 TWRPH1 TWRPH1 ：設(shè)置：設(shè)置TWRPH1TWRPH1的持續(xù)時(shí)間，設(shè)置的持續(xù)時(shí)間，設(shè)置值為值為0 07 7 。持續(xù)時(shí)間持續(xù)時(shí)間 = HCLK = HCLK * * ( (TWRPH1TWRPH1 + 1) + 1)（2 2）NFCMD NFCMD 命令設(shè)置寄存器命令設(shè)置寄存

22、器15:815:8 保留位保留位7:07:0 Command Command ：NAND Flash NAND Flash 存儲(chǔ)器命令值。存儲(chǔ)器命令值。（3 3）NFADDRNFADDR地址設(shè)置寄存器地址設(shè)置寄存器15:8 15:8 保留位保留位7:0 Address 7:0 Address ：NAND flash NAND flash 存儲(chǔ)器地址值。存儲(chǔ)器地址值。（4 4）NFDATA NFDATA 數(shù)據(jù)寄存器數(shù)據(jù)寄存器15:815:8 保留位保留位7:07:0 Data Data ：NAND FlashNAND Flash存儲(chǔ)器的讀出數(shù)據(jù)或?qū)懭刖幊虜?shù)據(jù)。存儲(chǔ)器的讀出數(shù)據(jù)或?qū)懭刖幊虜?shù)據(jù)。（5

23、 5）NFSTAT NFSTAT 操作狀態(tài)寄存器操作狀態(tài)寄存器16:116:1 保留位保留位0 RnB0 RnB：NAND FlashNAND Flash存儲(chǔ)器就緒存儲(chǔ)器就緒/ /忙標(biāo)志位，由忙標(biāo)志位，由R/nBR/nB引腳檢測(cè)引腳檢測(cè)0 = NAND Flash 0 = NAND Flash 存儲(chǔ)器為存儲(chǔ)器為“忙忙”， 1 = NAND Flash1 = NAND Flash存儲(chǔ)器為存儲(chǔ)器為“準(zhǔn)備就緒準(zhǔn)備就緒”。（6 6）NFECC NFECC 糾錯(cuò)碼寄存器糾錯(cuò)碼寄存器 23:16 ECC223:16 ECC2：糾錯(cuò)碼：糾錯(cuò)碼 #2#2。 15:8 ECC115:8 ECC1：糾錯(cuò)碼：糾錯(cuò)碼

24、 #1#1。 7:0 ECC07:0 ECC0：糾錯(cuò)碼：糾錯(cuò)碼 #0#0。 在在LinuxLinux系統(tǒng)的系統(tǒng)的/include/asm-arm/arch-/include/asm-arm/arch-s3c2410/S3C2410.hs3c2410/S3C2410.h頭文件中定義了各頭文件中定義了各Nand Nand FlashFlash控制寄存器控制寄存器. . 其源代碼如下：其源代碼如下：#define bNAND_CTL(Nb) _REG(0 x4e000000 + (Nb)#define bNAND_CTL(Nb) _REG(0 x4e000000 + (Nb)#define NFCO

25、NF#define NFCONF bNAND_CTL(0 x00) bNAND_CTL(0 x00)#define NFCMD bNAND_CTL(0 x04)#define NFCMD bNAND_CTL(0 x04)#define NFADDR bNAND_CTL(0 x08)#define NFADDR bNAND_CTL(0 x08)#define NFDATA bNAND_CTL(0 x0c)#define NFDATA bNAND_CTL(0 x0c)#define NFSTAT bNAND_CTL(0 x10)#define NFSTAT bNAND_CTL(0 x10)#def

26、ine NFECC bNAND_CTL(0 x14)#define NFECC bNAND_CTL(0 x14)3 3時(shí)鐘和電源管理時(shí)鐘和電源管理 S3C2410XS3C2410X的主時(shí)鐘由外部晶振或者的主時(shí)鐘由外部晶振或者外部時(shí)鐘提供，選擇后可以生成外部時(shí)鐘提供，選擇后可以生成3 3種時(shí)鐘種時(shí)鐘信號(hào)，分別是信號(hào)，分別是CPUCPU使用的使用的FCLKFCLK，AHBAHB總總線使用的線使用的HCLKHCLK和和APBAPB總線使用的總線使用的PCLKPCLK。時(shí)鐘管理模塊同時(shí)擁有兩個(gè)鎖相環(huán)，一時(shí)鐘管理模塊同時(shí)擁有兩個(gè)鎖相環(huán)，一個(gè)稱為個(gè)稱為MPLLMPLL，用于，用于FCLKFCLK、HCLK

27、HCLK和和PCLKPCLK；另一個(gè)稱為；另一個(gè)稱為UPLLUPLL，用于，用于USBUSB設(shè)備。設(shè)備。（1 1）時(shí)鐘源選擇對(duì)時(shí)鐘的選擇是通過(guò)）時(shí)鐘源選擇對(duì)時(shí)鐘的選擇是通過(guò)OM3:2OM3:2實(shí)現(xiàn)的，如表實(shí)現(xiàn)的，如表2.102.10所示。所示。 表表2.10 時(shí)鐘源選擇時(shí)鐘源選擇 OM3:2=00B時(shí)，晶體為時(shí)，晶體為MPLL CLK和和UPLL CLK提供提供時(shí)鐘源；時(shí)鐘源；OM3:2=01B時(shí)，晶體為時(shí)，晶體為MPLL CLK提供時(shí)鐘源，提供時(shí)鐘源，EXTCLK為為UPLL CLK提供時(shí)鐘源；提供時(shí)鐘源；OM3:2=10B時(shí)，時(shí)，EXTCLK為為MPLL CLK提供時(shí)鐘源，晶體為提供時(shí)鐘源

28、，晶體為UPLL CLK提供提供時(shí)鐘源；時(shí)鐘源；OM3:2=11B時(shí)，時(shí)，EXTCLK為為MPLL CLK和和UPLL CLK提供時(shí)鐘。提供時(shí)鐘。 （2 2）時(shí)鐘控制邏輯。）時(shí)鐘控制邏輯。時(shí)鐘控制邏輯決定了所使用的時(shí)鐘源，是采用時(shí)鐘控制邏輯決定了所使用的時(shí)鐘源，是采用MPLL作為作為FCLK，還是采用外部時(shí)鐘。復(fù)位后，還是采用外部時(shí)鐘。復(fù)位后，F(xiàn)in直接傳遞給直接傳遞給FCLK，即使不想改變默認(rèn)的即使不想改變默認(rèn)的PLLCON值，也需要重新寫(xiě)一遍。值，也需要重新寫(xiě)一遍。FCLK由由ARM920T核使用，核使用，HCLK提供給提供給AHB總線，總線，PCLK提供給提供給了了APB總線?？偩€。S3

29、C2410X支持支持HCLK、FCLK和和PCLK的分頻選的分頻選擇，其比率是通過(guò)擇，其比率是通過(guò)CLKDIV寄存器中的寄存器中的HDIVN和和PDIVN控制控制的，如表的，如表2.11所示。所示。表表2.11 分頻設(shè)定表分頻設(shè)定表 （3 3）電源管理。）電源管理。S3C2410X電源管理模塊通過(guò)電源管理模塊通過(guò)4種模式有效地控制功耗，即：種模式有效地控制功耗，即：Normal模式、模式、Slow模式、模式、Idle模式和模式和Power-off模式。圖模式。圖2.12所所示了示了S3C2410電源管理模式的轉(zhuǎn)換關(guān)系。電源管理模式的轉(zhuǎn)換關(guān)系。圖圖2.12 S3C2410電源管理轉(zhuǎn)換模式電源管理

30、轉(zhuǎn)換模式 NormalNormal模式：模式：為為CPUCPU和所有的外設(shè)提供時(shí)鐘，所和所有的外設(shè)提供時(shí)鐘，所有的外設(shè)開(kāi)啟時(shí)，該模式下的功耗最大。這種模式有的外設(shè)開(kāi)啟時(shí)，該模式下的功耗最大。這種模式允許用戶通過(guò)軟件控制外設(shè)，可以斷開(kāi)提供給外設(shè)允許用戶通過(guò)軟件控制外設(shè)，可以斷開(kāi)提供給外設(shè)的時(shí)鐘以降低功耗。的時(shí)鐘以降低功耗。SlowSlow模式：模式：采用外部時(shí)鐘生成采用外部時(shí)鐘生成FCLKFCLK的方式，此時(shí)的方式，此時(shí)電源的功耗取決于外部時(shí)鐘。電源的功耗取決于外部時(shí)鐘。IdleIdle模式：模式：斷開(kāi)斷開(kāi)FCLKFCLK與與CPUCPU核的連接，外設(shè)保持正核的連接，外設(shè)保持正常，該模式下的任何

31、中斷都可喚醒常，該模式下的任何中斷都可喚醒CPUCPU。Power-offPower-off模式：模式：斷開(kāi)內(nèi)部電源，只給內(nèi)部的喚醒斷開(kāi)內(nèi)部電源，只給內(nèi)部的喚醒邏輯供電。一般模式下需要兩個(gè)電源，一個(gè)提供給邏輯供電。一般模式下需要兩個(gè)電源，一個(gè)提供給喚醒邏輯，另外一個(gè)提供給喚醒邏輯，另外一個(gè)提供給CPUCPU和內(nèi)部邏輯，在和內(nèi)部邏輯，在Power-offPower-off模式下，后一個(gè)電源關(guān)閉。該模式可以通模式下，后一個(gè)電源關(guān)閉。該模式可以通過(guò)過(guò)EINT15:0EINT15:0和和RTCRTC喚醒。喚醒。 （4 4）時(shí)鐘和電源管理寄存器）時(shí)鐘和電源管理寄存器 S3C2410XS3C2410X通過(guò)控制寄存器實(shí)現(xiàn)對(duì)時(shí)鐘和電源的管通過(guò)控制寄存器實(shí)現(xiàn)對(duì)時(shí)鐘和電源的管理，相關(guān)寄存器如表理，相關(guān)寄存器如表2.122.12所示。所示。表表2.12 時(shí)鐘控制器時(shí)鐘控制器表表2.12 時(shí)鐘控制器時(shí)鐘控制器( (續(xù)續(xù)) )#define Olocktime #define Olocktime 0 x000 x00 / /* * R/W, PLL lock R/W, PLL lock time count register time count register * */ /#define oMPLLCON#define oMPLLCON0 x040 x04 / /* * R/W, MPLL R/W