芯片功耗與摩爾定律的終結(jié)ppt課件

1、芯片功耗與摩爾定律的終結(jié)芯片功耗與摩爾定律的終結(jié) 計(jì)算機(jī)科學(xué)開展與摩爾定律計(jì)算機(jī)科學(xué)開展與摩爾定律集成電路功耗的組成與提高趨勢(shì)集成電路功耗的組成與提高趨勢(shì)高功耗對(duì)集成電路性能與可靠性的影響高功耗對(duì)集成電路性能與可靠性的影響供電系統(tǒng)供電系統(tǒng)P/G封裝與散熱安裝封裝與散熱安裝可靠性可靠性芯片功耗與摩爾定律的終結(jié)芯片功耗與摩爾定律的終結(jié)與芯片功耗相關(guān)的研討熱點(diǎn)與芯片功耗相關(guān)的研討熱點(diǎn) 目前計(jì)算機(jī)科學(xué)開展的動(dòng)力，一部分來自計(jì)算機(jī)實(shí)際目前計(jì)算機(jī)科學(xué)開展的動(dòng)力，一部分來自計(jì)算機(jī)實(shí)際的開展，但主要來自集成電路芯片性能的大幅提高。的開展，但主要來自集成電路芯片性能的大幅提高。 集成電路芯片性能提高大致符合摩爾

2、定律，即處置器集成電路芯片性能提高大致符合摩爾定律，即處置器(CPU)(CPU)的功能和復(fù)雜性每年的功能和復(fù)雜性每年( (其后期減慢為其后期減慢為1818個(gè)月個(gè)月) )會(huì)添會(huì)添加一倍，而本錢卻成比例地遞減。加一倍，而本錢卻成比例地遞減。 集成電路消費(fèi)工藝的提高集成電路消費(fèi)工藝的提高(0.25/0.18/0.13/0.09um)(0.25/0.18/0.13/0.09um)，減少了單管的尺寸，提高了芯片的集成度與任務(wù)頻率，減少了單管的尺寸，提高了芯片的集成度與任務(wù)頻率，降低了任務(wù)電壓。降低了任務(wù)電壓。Shekhar Borkar, Circuit Research, Intel Labs0.01

3、0.1110100100010000100000100000019701980199020002010MIPSPentium Pro ArchitecturePentium 4 ArchitecturePentium Architecture4863862868086Shekhar Borkar, Circuit Research, Intel Labs計(jì)算機(jī)科學(xué)開展與摩爾定律計(jì)算機(jī)科學(xué)開展與摩爾定律集成電路功耗的組成與提高趨勢(shì)集成電路功耗的組成與提高趨勢(shì)高功耗對(duì)集成電路性能與可靠性的影響高功耗對(duì)集成電路性能與可靠性的影響供電系統(tǒng)供電系統(tǒng)P/G封裝與散熱安裝封裝與散熱安裝可靠性可靠性芯片功耗與

4、摩爾定律的終結(jié)芯片功耗與摩爾定律的終結(jié)與芯片功耗相關(guān)的研討熱點(diǎn)與芯片功耗相關(guān)的研討熱點(diǎn) 與其它工藝比較，與其它工藝比較，CMOSCMOS電路以其低功耗，易于集成電路以其低功耗，易于集成的優(yōu)點(diǎn)，在目前硅資料時(shí)代得到了最廣泛的運(yùn)用。的優(yōu)點(diǎn)，在目前硅資料時(shí)代得到了最廣泛的運(yùn)用。 芯片功耗包括由芯片功耗包括由CMOSCMOS管形狀改動(dòng)所產(chǎn)生的動(dòng)態(tài)功耗管形狀改動(dòng)所產(chǎn)生的動(dòng)態(tài)功耗與由漏電流引起的靜態(tài)功耗兩部分。與由漏電流引起的靜態(tài)功耗兩部分。 動(dòng)態(tài)功耗由三部分組成：動(dòng)態(tài)功耗由三部分組成：A A、電路邏輯操作所引起的、電路邏輯操作所引起的形狀改動(dòng)所需功耗；形狀改動(dòng)所需功耗；B B、P P管與管與N N管閾值

5、電壓重疊所產(chǎn)管閾值電壓重疊所產(chǎn)生的導(dǎo)通電流所需功耗；生的導(dǎo)通電流所需功耗；C C、不同途徑的時(shí)間延遲不、不同途徑的時(shí)間延遲不同所產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)所需功耗。同所產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)所需功耗。 靜態(tài)功耗也由三部分組成：靜態(tài)功耗也由三部分組成：A A、CMOSCMOS管亞閾值電壓漏管亞閾值電壓漏電流所需功耗；電流所需功耗；B B、 CMOSCMOS管柵級(jí)漏電流所需功耗；管柵級(jí)漏電流所需功耗；C C、 CMOSCMOS管襯底漏電流管襯底漏電流BTBTBTBT所需功耗。所需功耗。Shekhar Borkar, Circuit Research, Intel Labs0 020020040040060060080

6、080010001000120012000.25u0.25u 0.18u0.18u 0.13u0.13u90nm90nm65nm65nm45nm45nmPower (W)LeakageLeakageActiveActive15 mm DieLeakage Power is catching up with the active power in nano-scaled CMOS circuits.David E. Lackey, IBMShekhar Borkar, Circuit Research, Intel Labs0%0%10%10%20%20%30%30%40%40%50%50%1.

7、51.51 10.70.70.50.5 0.350.35 0.250.25 0.180.18 0.130.13 0.090.09 0.070.07 0.050.05Technology ( )Leakage Power(% of Total)Must stopat 50%A. Grove, IEDM 2019 由于功耗已影響到由于功耗已影響到CMOSCMOS電路設(shè)計(jì)方法學(xué)，所以功耗電路設(shè)計(jì)方法學(xué)，所以功耗在電路設(shè)計(jì)的各個(gè)階段都必需得到優(yōu)化。從程序匯在電路設(shè)計(jì)的各個(gè)階段都必需得到優(yōu)化。從程序匯編到電路綜合，再到邏輯級(jí)與幅員級(jí)都是如此。我編到電路綜合，再到邏輯級(jí)與幅員級(jí)都是如此。我的研討集中在低層

8、功耗優(yōu)化，所以從以下兩個(gè)方面的研討集中在低層功耗優(yōu)化，所以從以下兩個(gè)方面進(jìn)展論述。進(jìn)展論述。 動(dòng)態(tài)功耗優(yōu)化：動(dòng)態(tài)功耗優(yōu)化：A A、時(shí)鐘屏蔽技術(shù)；、時(shí)鐘屏蔽技術(shù)；B B、測(cè)試功耗優(yōu)、測(cè)試功耗優(yōu)化；化；C C、競(jìng)爭(zhēng)冒險(xiǎn)消除；、競(jìng)爭(zhēng)冒險(xiǎn)消除；D D、多輸入邏輯門的低功耗、多輸入邏輯門的低功耗展開；展開；D D、分區(qū)供電。、分區(qū)供電。 靜態(tài)功耗優(yōu)化：靜態(tài)功耗優(yōu)化：A A、多閾值多電壓布放；、多閾值多電壓布放；B B、虛擬供、虛擬供電網(wǎng)絡(luò)；電網(wǎng)絡(luò)；C C、最小漏電流輸入向量；、最小漏電流輸入向量；D D、浮動(dòng)襯底電、浮動(dòng)襯底電壓；壓；E E、絕緣襯底、絕緣襯底SOISOI。計(jì)算機(jī)科學(xué)開展與摩爾定律計(jì)算機(jī)

9、科學(xué)開展與摩爾定律集成電路功耗的組成與提高趨勢(shì)集成電路功耗的組成與提高趨勢(shì)高功耗對(duì)集成電路性能與可靠性的影響高功耗對(duì)集成電路性能與可靠性的影響供電系統(tǒng)供電系統(tǒng)P/G封裝與散熱安裝封裝與散熱安裝可靠性可靠性芯片功耗與摩爾定律的終結(jié)芯片功耗與摩爾定律的終結(jié)與芯片功耗相關(guān)的研討熱點(diǎn)與芯片功耗相關(guān)的研討熱點(diǎn) 以以IntelIntel公司下一代采用公司下一代采用90nm90nm工藝的工藝的PrescottPrescott為例，它為例，它的的DieDie面積為面積為112mm2,112mm2,共集成共集成1.251.25億只晶體管，功耗為億只晶體管，功耗為102W102W，供電電流為，供電電流為91A91

10、A，供電電壓為，供電電壓為1.12V1.12V，任務(wù)頻率，任務(wù)頻率為為3GHz3GHz以上網(wǎng)上資料匯總。以上網(wǎng)上資料匯總。 在在3.43.4* *10-10S10-10S的任務(wù)周期內(nèi)的任務(wù)周期內(nèi), ,吸吸91A 91A 電流，那么充電速電流，那么充電速度最小為度最小為2.6 2.6 * *1011A/S1011A/S，要求，要求P/GP/G網(wǎng)必需占有足夠大的網(wǎng)必需占有足夠大的布線面積。布線面積。 為為1.251.25億只晶體管供電，億只晶體管供電，P/GP/G網(wǎng)必然非常復(fù)雜，必需運(yùn)網(wǎng)必然非常復(fù)雜，必需運(yùn)用頂兩層粗網(wǎng)與低兩層細(xì)網(wǎng)，共占用用頂兩層粗網(wǎng)與低兩層細(xì)網(wǎng)，共占用4 4層布線資源。層布線資源

11、。 3GHz3GHz任務(wù)頻率要求，在任務(wù)頻率要求，在P/GP/G網(wǎng)分析中，必需采用復(fù)雜的網(wǎng)分析中，必需采用復(fù)雜的RLCRLC等效電路模型。等效電路模型。 102W102W的的PrescottPrescott，標(biāo)稱任務(wù)溫度為，標(biāo)稱任務(wù)溫度為7474度。度。 高功耗對(duì)芯片流片的熱分析提出了更高更急迫的要求。高功耗對(duì)芯片流片的熱分析提出了更高更急迫的要求。 高功耗需求導(dǎo)熱性更佳的封裝資料。高功耗需求導(dǎo)熱性更佳的封裝資料。 多多PADPAD的的P/GP/G網(wǎng)對(duì)封裝技術(shù)提出更高的要求。網(wǎng)對(duì)封裝技術(shù)提出更高的要求。 風(fēng)冷散熱已勉為其難，再說臺(tái)式機(jī)的風(fēng)冷散熱已勉為其難，再說臺(tái)式機(jī)的CPUCPU風(fēng)扇噪音，曾風(fēng)

12、扇噪音，曾經(jīng)影響運(yùn)用者的任務(wù)心境。已有人提出了半導(dǎo)體制冷經(jīng)影響運(yùn)用者的任務(wù)心境。已有人提出了半導(dǎo)體制冷+ +液態(tài)制冷的復(fù)合散熱技術(shù)。液態(tài)制冷的復(fù)合散熱技術(shù)。 面對(duì)功耗越來越高的計(jì)算機(jī)主要是面對(duì)功耗越來越高的計(jì)算機(jī)主要是CPU+CPU+散熱安裝，散熱安裝，SUNSUN公司的科技人員就戲稱，是他們的公司的科技人員就戲稱，是他們的SPARCSPARC呵斥了北呵斥了北美大停電。美大停電。半導(dǎo)體+風(fēng)冷的復(fù)合制冷安裝P4-2GHz的風(fēng)扇 高功耗導(dǎo)致了高的任務(wù)溫度。高功耗導(dǎo)致了高的任務(wù)溫度。 高的任務(wù)溫度使各種細(xì)微物理缺陷所呵斥的缺點(diǎn)顯現(xiàn)高的任務(wù)溫度使各種細(xì)微物理缺陷所呵斥的缺點(diǎn)顯現(xiàn)出來，如橋接缺點(diǎn)。出來，

13、如橋接缺點(diǎn)。 高的任務(wù)溫度使連線電阻變大，使線延時(shí)添加，時(shí)延高的任務(wù)溫度使連線電阻變大，使線延時(shí)添加，時(shí)延缺點(diǎn)變得嚴(yán)重起來。缺點(diǎn)變得嚴(yán)重起來。 同時(shí)溫度的提高，使漏電流添加，降低任務(wù)電壓，使同時(shí)溫度的提高，使漏電流添加，降低任務(wù)電壓，使門延時(shí)添加，同樣使時(shí)延缺點(diǎn)變得嚴(yán)重起來。同時(shí)漏門延時(shí)添加，同樣使時(shí)延缺點(diǎn)變得嚴(yán)重起來。同時(shí)漏電流添加，還會(huì)導(dǎo)致電流添加，還會(huì)導(dǎo)致P/GP/G網(wǎng)的失效。網(wǎng)的失效。計(jì)算機(jī)科學(xué)開展與摩爾定律計(jì)算機(jī)科學(xué)開展與摩爾定律集成電路功耗的組成與提高趨勢(shì)集成電路功耗的組成與提高趨勢(shì)高功耗對(duì)集成電路性能與可靠性的影響高功耗對(duì)集成電路性能與可靠性的影響供電系統(tǒng)供電系統(tǒng)P/G封裝與散熱

14、安裝封裝與散熱安裝可靠性可靠性芯片功耗與摩爾定律的終結(jié)芯片功耗與摩爾定律的終結(jié)與芯片功耗相關(guān)的研討熱點(diǎn)與芯片功耗相關(guān)的研討熱點(diǎn) 摩爾定律的終結(jié)來自多方面，如投資、市場(chǎng)、設(shè)計(jì)復(fù)摩爾定律的終結(jié)來自多方面，如投資、市場(chǎng)、設(shè)計(jì)復(fù)雜性、資料及工藝，這里主要議論芯片功耗的作用。雜性、資料及工藝，這里主要議論芯片功耗的作用。 高功耗產(chǎn)生高溫度，提高了封裝本錢，對(duì)摩爾定律的高功耗產(chǎn)生高溫度，提高了封裝本錢，對(duì)摩爾定律的本錢按比例減低方面，產(chǎn)生終結(jié)效應(yīng)。本錢按比例減低方面，產(chǎn)生終結(jié)效應(yīng)。 高功耗產(chǎn)生高溫度，產(chǎn)生了許多新的缺點(diǎn)，加大了測(cè)高功耗產(chǎn)生高溫度，產(chǎn)生了許多新的缺點(diǎn)，加大了測(cè)試復(fù)雜度，提高了測(cè)試本錢，同樣會(huì)

15、產(chǎn)生終結(jié)效應(yīng)。試復(fù)雜度，提高了測(cè)試本錢，同樣會(huì)產(chǎn)生終結(jié)效應(yīng)。 芯片及散熱安裝的高功耗，對(duì)國(guó)民經(jīng)濟(jì)的能源平安提芯片及散熱安裝的高功耗，對(duì)國(guó)民經(jīng)濟(jì)的能源平安提出了新的要求，這反過來對(duì)摩爾定律產(chǎn)生終結(jié)效應(yīng)。出了新的要求，這反過來對(duì)摩爾定律產(chǎn)生終結(jié)效應(yīng)。 高的芯片功耗產(chǎn)生很多副面影響，而為了保證摩爾定高的芯片功耗產(chǎn)生很多副面影響，而為了保證摩爾定律，就要采用低功耗設(shè)計(jì)，這又反過來加大設(shè)計(jì)復(fù)雜律，就要采用低功耗設(shè)計(jì)，這又反過來加大設(shè)計(jì)復(fù)雜度，對(duì)摩爾定律產(chǎn)生終結(jié)效應(yīng)。度，對(duì)摩爾定律產(chǎn)生終結(jié)效應(yīng)。計(jì)算機(jī)科學(xué)開展與摩爾定律計(jì)算機(jī)科學(xué)開展與摩爾定律集成電路功耗的組成與提高趨勢(shì)集成電路功耗的組成與提高趨勢(shì)高功耗對(duì)

16、集成電路性能與可靠性的影響高功耗對(duì)集成電路性能與可靠性的影響供電系統(tǒng)供電系統(tǒng)P/G封裝與散熱安裝封裝與散熱安裝可靠性可靠性芯片功耗與摩爾定律的終結(jié)芯片功耗與摩爾定律的終結(jié)與芯片功耗相關(guān)的研討熱點(diǎn)與芯片功耗相關(guān)的研討熱點(diǎn)漏電流產(chǎn)生的靜態(tài)功耗估計(jì)與優(yōu)化，對(duì)于便攜漏電流產(chǎn)生的靜態(tài)功耗估計(jì)與優(yōu)化，對(duì)于便攜設(shè)備尤其重要。設(shè)備尤其重要。動(dòng)態(tài)功耗方面：芯片的動(dòng)態(tài)調(diào)度、門控時(shí)鐘、動(dòng)態(tài)功耗方面：芯片的動(dòng)態(tài)調(diào)度、門控時(shí)鐘、測(cè)試功耗優(yōu)化。測(cè)試功耗優(yōu)化。電源線電源線/ /地線網(wǎng)絡(luò)的設(shè)計(jì)與優(yōu)化。地線網(wǎng)絡(luò)的設(shè)計(jì)與優(yōu)化。芯片的熱分析國(guó)外最熱的研討方向。芯片的熱分析國(guó)外最熱的研討方向。高導(dǎo)熱封裝資料及先進(jìn)的封裝技術(shù)。高導(dǎo)熱封

17、裝資料及先進(jìn)的封裝技術(shù)。 2019-20192019-2019，攻讀博士學(xué)位期間，從事，攻讀博士學(xué)位期間，從事CMOSCMOS電路動(dòng)態(tài)功耗估計(jì)與優(yōu)化的電路動(dòng)態(tài)功耗估計(jì)與優(yōu)化的研討在中科院計(jì)算所閔應(yīng)驊研討員的指點(diǎn)下完成。包括平均與最大研討在中科院計(jì)算所閔應(yīng)驊研討員的指點(diǎn)下完成。包括平均與最大動(dòng)態(tài)功耗快速估計(jì)、測(cè)試功耗優(yōu)化、最大動(dòng)態(tài)功耗宏模型的建模、和多動(dòng)態(tài)功耗快速估計(jì)、測(cè)試功耗優(yōu)化、最大動(dòng)態(tài)功耗宏模型的建模、和多輸入邏輯門的低功耗展開。輸入邏輯門的低功耗展開。 2019-2019-今，從事博士后研討任務(wù)，詳細(xì)包括兩個(gè)部分。一是從事今，從事博士后研討任務(wù)，詳細(xì)包括兩個(gè)部分。一是從事P/GP/G網(wǎng)的網(wǎng)的分析與優(yōu)化指點(diǎn)一名博士，兩名碩士；二是獨(dú)立開展漏電流靜態(tài)功分析與優(yōu)化指點(diǎn)一名博士，兩名碩士；二是獨(dú)立開展漏電流靜態(tài)功耗的估計(jì)與優(yōu)化指點(diǎn)一名博士。耗的估計(jì)與優(yōu)化指點(diǎn)一名博士。 共發(fā)表共發(fā)表3232篇學(xué)術(shù)論文并懇求篇學(xué)術(shù)論文并懇求3 3項(xiàng)中國(guó)專利。其中包括項(xiàng)中國(guó)專利。其中包括2 2篇篇SCISCI文章文章 與與，1818篇篇EIEI文章、文章、2 2篇篇ACMACM文章。文章。 基