完整版計(jì)算機(jī)組成原理十套試題選擇填空答案

1、本科生期末試卷（一）一、選擇題（每小題1分，共15分）1從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化數(shù)計(jì)算機(jī)仍屬于（B）計(jì)算機(jī)。2某機(jī)字長(zhǎng)32位，其中1位表示符號(hào)位。若用定點(diǎn)整數(shù)表示，則最小負(fù)整數(shù)為（A）。A-（231-1）B-（230-1）C-（231+1）D-（23+1）3以下有關(guān)運(yùn)算器的描述，（C）是正確的。A只做加法運(yùn)算B只做算術(shù)運(yùn)算C算術(shù)運(yùn)算與邏輯運(yùn)算D只做邏輯運(yùn)算4EEPROM!指（D）。A讀寫(xiě)存儲(chǔ)器B只讀存儲(chǔ)器C閃速存儲(chǔ)器D電擦除可編程只讀存儲(chǔ)器Acache-主存B主存-輔存存D通用寄存器-cache6RISC訪(fǎng)內(nèi)指令中，操作數(shù)的物理位置一般安排在（D）A棧頂和次棧頂B兩個(gè)主存單元C一個(gè)主

2、存單元和一個(gè)通用寄存器A并行B馮諾依曼D用行但從系統(tǒng)結(jié)構(gòu)看，至今絕大多5常用的虛擬存儲(chǔ)系統(tǒng)由（磁表面存儲(chǔ)器。B）兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的Ccache-輔D兩個(gè)通用寄存器7當(dāng)前的CPU由（B）組成。A控制器8控制器、運(yùn)算器、cacheC運(yùn)算器、主存D控制器、ALU主存8流水CPUa由一系列叫做“段”的處理部件組成。 和具備m個(gè)并行部件的CPUffi比，一個(gè)m段流水CPU的吞吐能力是（A）。A具備同等水平B不具備同等水平C小于前者D大于前者9在集中式總線(xiàn)仲裁中，（A）方式響應(yīng)時(shí)間最快。A獨(dú)立請(qǐng)求B計(jì)數(shù)器定時(shí)查詢(xún)C菊花鏈10CPU中跟蹤指令后繼地址的寄存器是（C）。A地址寄存器B指令計(jì)數(shù)器

3、C程序計(jì)數(shù)器D指令寄存器11從信息流的傳輸速度來(lái)看，（A）系統(tǒng)工作效率最低。A單總線(xiàn)B雙總線(xiàn)C三總線(xiàn)D多總線(xiàn)12單級(jí)中斷系統(tǒng)中，CPU-旦響應(yīng)中斷，立即關(guān)閉（C）標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。A中斷允許B中斷請(qǐng)求C中斷屏蔽DDMA請(qǐng)求13安騰處理機(jī)的典型指令格式為（C）位。A32位B64位C41位D48位14下面操作中應(yīng)該由特權(quán)指令完成的是（B）。A設(shè)置定時(shí)器的初值B從用戶(hù)模式切換到管理員模式C開(kāi)定時(shí)器中斷D關(guān)中斷15下列各項(xiàng)中，不屬于安騰體系結(jié)構(gòu)基本特征的是（D）。A超長(zhǎng)指令字B顯式并行指令計(jì)算C推斷執(zhí)行D超線(xiàn)程二、填空題（每小題2分，共20分）1字符

4、信息是符號(hào)數(shù)據(jù)，屬于處理（非數(shù)值）領(lǐng)域的問(wèn)題，國(guó)際上采用的字符系統(tǒng)是七單位的（ASCII）碼。2按IEEE754標(biāo)準(zhǔn)，一個(gè)32位浮點(diǎn)數(shù)由符號(hào)位S（1位）、階碼E（8位）、尾數(shù)M（23位）三個(gè)域組成。其中階碼E的值等于指數(shù)的真值（e）加上一個(gè)固定的偏移值（127）。3雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu)，其中前者采用（空間）并行技術(shù)，后者采用（時(shí)間）并行技術(shù)。4虛擬存儲(chǔ)器分為頁(yè)式、（段）式、（段頁(yè)）式三種。5安騰指令格式采用5個(gè)字段：除了操作碼（OP字段和推斷字段外，還有3個(gè)7位的（地址碼）字段，它們用于指定（寄存器）2個(gè)源操作數(shù)和1個(gè)目標(biāo)操作數(shù)的地址。6CPU從內(nèi)存取出一條指令并執(zhí)

5、行該指令的時(shí)間稱(chēng)為（指令周期），它常用若干個(gè)（CPLM器周期）來(lái)表示。7安騰CPU的主要寄存器除了128個(gè)通用寄存器、128個(gè)浮點(diǎn)寄存器、128個(gè)應(yīng)用寄存器、1個(gè)指令指針寄存器（即程序計(jì)數(shù)器）外，還有64個(gè)（1位推斷寄存器）和8個(gè)（64位分支寄存器）。8衡量總線(xiàn)性能的重要指標(biāo)是（總線(xiàn)帶寬），它定義為總線(xiàn)本身所能達(dá)到的最高傳輸速率，單位是（m/s）o9DMA空制器按其結(jié)構(gòu)，分為（選擇型）DMA空制器和（多路型）DMA控制器。前者適用于高速設(shè)備，后者適用于慢速設(shè)備。1064位處理機(jī)的兩種典型體系結(jié)構(gòu)是（英特爾64體系結(jié)構(gòu)）和（安騰體系結(jié)構(gòu)）。前者保持了與IA-32的完全兼容，后者則是一種全新的體系

6、結(jié)構(gòu)本科生期末試卷（二）一、選擇題（每小題1分，共15分）1馮諾依曼機(jī)工作的基本方式的特點(diǎn)是（B）。A多指令流單數(shù)據(jù)流B按地址訪(fǎng)問(wèn)并順序執(zhí)行指令C堆棧操作D存貯器按內(nèi)容選擇地址2在機(jī)器數(shù)（B）中，零的表示形式是唯一的。A原碼B補(bǔ)碼C移碼D反碼3在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（D）來(lái)實(shí)現(xiàn)。A原碼運(yùn)算的二進(jìn)制減法器B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C原碼運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器4某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為256MB若按單字編址，它的尋址范圍是（D）o5主存貯器和CPlfc間增加cache的目的是（A）。A解決CPlffl主存之間的速度匹配問(wèn)題B擴(kuò)大主存貯器容量C擴(kuò)大CPU中通

7、用寄存器的數(shù)量D既擴(kuò)大主存貯器容量，又?jǐn)U大CPUfr通用寄存器的數(shù)量6單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用（C）。A堆棧尋址方式B立即尋址方式C隱含尋址方式D間接尋址方式7同步控制是（C）。A只適用于CPU空制的方式8只適用于外圍設(shè)備控制的方式C由統(tǒng)一時(shí)序信號(hào)控制的方式D所有指令執(zhí)行時(shí)間都相同的方式8描述PCI總線(xiàn)中基本概念不正確的句子是（CD）。APCI總線(xiàn)是一個(gè)與處理器無(wú)關(guān)的高速外圍設(shè)備BPCI總線(xiàn)的基本傳輸機(jī)制是猝發(fā)式傳送CPCI設(shè)備一定是主設(shè)備D系統(tǒng)中只允許有一條PCI總線(xiàn)9 CRT的分辨率為1024X1024像素，像素的顏色數(shù)為256,則刷

8、新存儲(chǔ)器的容量為（B）。A512KBB1MBC256KBD2MBA064MBB032MBC032MD064為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用（B1011特權(quán)指令是由（C）執(zhí)行的機(jī)器指令。A中斷程序B用戶(hù)程序C操作系統(tǒng)核心程序DI/O程序12虛擬存儲(chǔ)技術(shù)主要解決存儲(chǔ)器的（B）問(wèn)題。A速度B擴(kuò)大存儲(chǔ)容量C成本D前三者兼顧13引入多道程序的目的在于（A）。A充分利用CPU減少等待CPLW問(wèn)B提高實(shí)時(shí)響應(yīng)速度C有利于代碼共享，減少主輔存信息交換量D充分利用存儲(chǔ)器1464位雙核安騰處理機(jī)采用了（B）技術(shù)。A流水B時(shí)間并行C資源重復(fù)D流水+資源重復(fù)15在安騰處理機(jī)中，控制推測(cè)技術(shù)主要用于

9、解決（B）問(wèn)題。A中斷服務(wù)B與取數(shù)指令有關(guān)的控制相關(guān)C與轉(zhuǎn)移指令有關(guān)的控制相關(guān)D與存數(shù)指令有關(guān)的控制相關(guān)二、填空題（每小題2分，共20分）1在計(jì)算機(jī)術(shù)語(yǔ)中，將ALU控制器和（運(yùn)算器）存儲(chǔ)器合在一起稱(chēng)為A通用寄存器B堆棧C存儲(chǔ)器D外存（CPU）。2數(shù)的真值變成機(jī)器碼可采用原碼表示法，反碼表示法，（補(bǔ)碼）表示法，（移碼）表小法。3廣泛使用的（靜態(tài)隨機(jī)存儲(chǔ)器）和（動(dòng)態(tài)隨機(jī)存儲(chǔ)器）都是半導(dǎo)體隨機(jī)讀寫(xiě)存儲(chǔ)器。前者的速度比后者快，但集成度不如后者高。4反映主存速度指標(biāo)的三個(gè)術(shù)語(yǔ)是存取時(shí)間、（存儲(chǔ)周期）和（存儲(chǔ)器帶寬）。5形成指令地址的方法稱(chēng)為指令尋址，通常是（順序）尋址，遇到轉(zhuǎn)移指令時(shí)（跳躍）尋址。6CP

10、U從（內(nèi)存）取出一條指令并執(zhí)行這條指令的時(shí)間和稱(chēng)為（指令周期）。7RISC指令系統(tǒng)的最大特點(diǎn)是：只有（取數(shù)）指令和（存數(shù)）指令訪(fǎng)問(wèn)存儲(chǔ)器，其余指令的操作均在寄存器之間進(jìn)行。8微型機(jī)的標(biāo)準(zhǔn)總線(xiàn)，從帶寬132MB/S的32位（vesa）總線(xiàn)發(fā)展到64位的（PCI）總線(xiàn)。9IA-32表示（英特爾）公司的（32）位處理機(jī)體系結(jié)構(gòu)。10安騰體系機(jī)構(gòu)采用顯示并行指令計(jì)算技術(shù)，在指令中設(shè)計(jì)了（屬性）字段，用以指明哪些指令可以（并行）執(zhí)行。本科生期末試卷（三）一、選擇題（每小題1分，共15分）1下列數(shù)中最小的數(shù)是（A）。A（101001）2B（52）8C（101001）BCDD（233）162某DRAMS片，

11、其存儲(chǔ)容量為512Kx8位，該芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)的數(shù)目是（D）。A8,512B512,8C18,8D19,83在下面描述的匯編語(yǔ)言基本概念中，不正確的表述是（C）。A對(duì)程序員的訓(xùn)練要求來(lái)說(shuō)，需要硬件知識(shí)B匯編語(yǔ)言對(duì)機(jī)器的依賴(lài)性高C用匯編語(yǔ)言編寫(xiě)程序的難度比高級(jí)語(yǔ)言小D匯編語(yǔ)言編寫(xiě)的程序執(zhí)行速度比高級(jí)語(yǔ)言慢4交叉存儲(chǔ)器實(shí)質(zhì)上是一種多模塊存儲(chǔ)器，它用（C）方式執(zhí)行多個(gè)獨(dú)立的讀寫(xiě)操作。A流水B資源重復(fù)C順序D資源共享5寄存器間接尋址方式中，操作數(shù)在（B）oA通用寄存器B主存單元C程序計(jì)數(shù)器D堆棧6機(jī)器指令與微指令之間的關(guān)系是（A）oA用若干條微指令實(shí)現(xiàn)一條機(jī)器指令B用若干條機(jī)器指令實(shí)現(xiàn)一條微指令C

12、用一條微指令實(shí)現(xiàn)一條機(jī)器指令D用一條機(jī)器指令實(shí)現(xiàn)一條微指令7描述多媒體CPUS本概念中，不正確的是（D）。A多媒體CPia帶有MM滋術(shù)的處理器8MMX1一種多媒體擴(kuò)展結(jié)構(gòu)CMMX旨令集是一種多指令流多數(shù)據(jù)流的并行處理指令D多媒體CPU以超標(biāo)量結(jié)構(gòu)為基礎(chǔ)的CISC機(jī)器8在集中式總線(xiàn)仲裁中，（A）方式對(duì)電路故障最敏感。A菊花鏈B獨(dú)立請(qǐng)求C計(jì)數(shù)器定時(shí)查詢(xún)9流水線(xiàn)中造成控制相關(guān)的原因是執(zhí)行（A）指令而引起。A條件轉(zhuǎn)移B訪(fǎng)內(nèi)C算邏D無(wú)條件轉(zhuǎn)移10PCI總線(xiàn)是一個(gè)高帶寬且與處理器無(wú)關(guān)的標(biāo)準(zhǔn)總線(xiàn)。下面描述中不正確的是（B）。A米用同步定時(shí)協(xié)議B米用分布式仲裁策略11下面陳述中，不屬于外圍設(shè)備三個(gè)基本組成部分

13、的是（D）。A存儲(chǔ)介質(zhì)B驅(qū)動(dòng)裝置C控制電路D計(jì)數(shù)器12中斷處理過(guò)程中，（A）項(xiàng)是由硬件完成。A關(guān)中斷B開(kāi)中斷C保存CPU1場(chǎng)D恢復(fù)CPU場(chǎng)13IEEE1394是一種高速串行I/O標(biāo)準(zhǔn)接口。 以下選項(xiàng)中，（D） 項(xiàng)不屬于IEEE1394的協(xié)議集。A業(yè)務(wù)層B鏈路層C物理層D用行總線(xiàn)管理14下面陳述中，（C）項(xiàng)屬于存儲(chǔ)管理部件MMU勺職能。A分區(qū)式存儲(chǔ)管理B交換技術(shù)C分頁(yè)技術(shù)1564位的安騰處理機(jī)設(shè)置了四類(lèi)執(zhí)行單元。下面陳述中，（D）項(xiàng)不屬于安騰的執(zhí)行單元。A浮點(diǎn)執(zhí)行單元B存儲(chǔ)器執(zhí)行單元C轉(zhuǎn)移執(zhí)行單元D定點(diǎn)執(zhí)行單元二、填空題（每小題2分，共20分）1定點(diǎn)32位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字

14、所能表示的整數(shù)范圍是（-2的31次方到2的31次方減1）。2IEEE754標(biāo)準(zhǔn)規(guī)定的64位浮點(diǎn)數(shù)格式中，符號(hào)位為1位，階碼為11位,尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為（1023）。3浮點(diǎn)加、減法運(yùn)算的步驟是（）、（）、（）、（）、（）。4某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為64MB若按字編址，它的存儲(chǔ)系統(tǒng)的地址線(xiàn)至少需要（24）條。C具有自動(dòng)配置能力D適合于低成本的小系統(tǒng)5一個(gè)組相聯(lián)映射的Cache,有128塊，每組4塊，主存共有16384塊，每塊64個(gè)字，則主存地址共（20）位，其中主存字塊標(biāo)記應(yīng)為（9）位，組地址應(yīng)為（5）位，Cache地址共（11）位。6CPU從主存取出一條指令并執(zhí)行

15、該指令的時(shí)間叫（指令周期），它通常包含若干個(gè)（CPU期數(shù)），而后者又包含若干個(gè)（時(shí)鐘周期）。7某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPUH次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)N個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒（N/（N*X+Y）次中斷請(qǐng)求。8在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱(chēng)為（總線(xiàn)）。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括（地址）、（數(shù)據(jù)）、（控制信息）。9在虛存系統(tǒng)中，通常采用頁(yè)表保護(hù)、段表保護(hù)和鍵保護(hù)方法實(shí)現(xiàn)（存儲(chǔ)區(qū)域）保護(hù)。10安騰體系結(jié)構(gòu)采

16、用推測(cè)技術(shù)，利用（控制）推測(cè)方法和（數(shù)據(jù)）推測(cè)方法提高指令執(zhí)行的并行度。本科生期末試卷（四）一、選擇題（每小題1分，共15分）1運(yùn)算器的核心功能部件是（B）。A數(shù)據(jù)總線(xiàn)BALUC狀態(tài)條件寄存器D通用寄存器2某單片機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB若按字編址，它的尋址范圍是（A）。A1MB4MBC4MD1MB3某SRAM5片，其容量為1MX8位，除電源和接地端外，控制端有E和R/W#該芯片的管腳引出線(xiàn)數(shù)目是（B）。A20B28C30D324雙端口存儲(chǔ)器所以能進(jìn)行高速讀/寫(xiě)操作，是因?yàn)椴捎茫―）。A高速芯片B新型器件5單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采

17、用（C）。A堆棧尋址方式B立即尋址方式C隱含尋址方式D間接尋址方式6為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（C）。A用程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址B用微程序計(jì)數(shù)器FC來(lái)產(chǎn)生后繼微指令地址C通過(guò)微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址D通過(guò)指令中指定一個(gè)專(zhuān)門(mén)字段來(lái)控制產(chǎn)生后繼微指令地址7微程序控制器中，機(jī)器指令與微指令的關(guān)系是（B）oA每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行C一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D一條微指令由若干條機(jī)器指令組成8CPU中跟蹤指令后繼地址的寄存器是（B）。

18、A地址寄存器B程序計(jì)數(shù)器C指令寄存器D通用寄存器9某寄存器中的數(shù)值為指令碼，只有CPUB（A）才能識(shí)別它。A指令譯碼器B判斷程序C微指令D時(shí)序信號(hào)10為實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方法是采用（B）oA通用寄存器B堆棧C主存D外存11采用DMAT式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)，就要占用一個(gè)（C）的時(shí)間。A指令周期B機(jī)器周期C存儲(chǔ)周C流水技術(shù)D兩套相互獨(dú)立的讀寫(xiě)電路期D總線(xiàn)周期12將IEEE1394用行標(biāo)準(zhǔn)接口與SCSI并行標(biāo)準(zhǔn)接口進(jìn)行比較，指出下面陳述中不正確的項(xiàng)是（D）。A前者數(shù)據(jù)傳輸率高B前者數(shù)據(jù)傳送的實(shí)時(shí)性好C前者使用6芯電纜，體積小D前者不具有熱插拔能力13下面陳述中，不屬于虛存機(jī)制

19、要解決的問(wèn)題項(xiàng)是（D）。A調(diào)度問(wèn)題B地址映射問(wèn)題C替換與更新問(wèn)題D擴(kuò)大物理主存的存儲(chǔ)容量和字長(zhǎng)14進(jìn)程從運(yùn)行狀態(tài)轉(zhuǎn)入就緒狀態(tài)的可能原因是（D）。A被選中占有處理機(jī)時(shí)間B等待某一事件發(fā)生C等待的事件已發(fā)生D時(shí)間片已用完二、填空題（每小題2分，共20分）1計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級(jí)， 即微程序設(shè)計(jì)級(jí) （或邏輯電路級(jí)） 、一般機(jī)器級(jí)、操作系統(tǒng)級(jí)、（匯編語(yǔ)言）級(jí)、（高級(jí)語(yǔ)言）級(jí)。2十進(jìn)制數(shù)在計(jì)算機(jī)內(nèi)有兩種表示形式：（字符串）形式和（壓縮的十進(jìn)制數(shù)用）形式。前者主要用在非數(shù)值計(jì)算的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運(yùn)算。3一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值域兩部分組成。按小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有

20、（定點(diǎn)小數(shù)）和（定點(diǎn)整數(shù)）兩種表示方法。4對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即（高速緩沖存儲(chǔ)器）、（主存儲(chǔ)器）、（外存儲(chǔ)器）。6一個(gè)較完善的指令系統(tǒng)，應(yīng)當(dāng)有（數(shù)據(jù)處理）、（數(shù)據(jù)存儲(chǔ)）、（數(shù)據(jù)傳送）、（程序控制）四大類(lèi)指令。7機(jī)器指令對(duì)四種類(lèi)型的數(shù)據(jù)進(jìn)行操作。這四種數(shù)據(jù)類(lèi)型包括（字符）型數(shù)據(jù)、（數(shù)值）型數(shù)據(jù)、（地址）型數(shù)據(jù)、（邏輯）型數(shù)據(jù)。8CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（指令寄存器），指示下一條指令地址的寄存器是（程序計(jì)數(shù)器），保存算術(shù)邏輯運(yùn)算結(jié)果的寄存器是（數(shù)據(jù)緩沖寄存器）和（通用寄存器）。9虛存系統(tǒng)中，通常采用頁(yè)表保護(hù)、段

21、表保護(hù)和鍵保護(hù)以實(shí)現(xiàn)（存儲(chǔ)區(qū)域）保護(hù)。本科生期末試卷（五）一、選擇題（每小題1分，共15分）1某機(jī)字長(zhǎng)64位，1位符號(hào)位，63位表示尾數(shù)，若用定點(diǎn)整數(shù)表示，則最大正整數(shù)位（A）。A+（263-1）B+（264-1）C-（263-1）D-（2-1）2請(qǐng)從下面浮點(diǎn)運(yùn)算器中的描述中選出兩個(gè)描述正確的句子（AC）。A浮點(diǎn)運(yùn)算器可用兩個(gè)松散連接的定點(diǎn)運(yùn)算部件一階碼和尾數(shù)部件來(lái)實(shí)現(xiàn)。B階碼部件可實(shí)現(xiàn)加，減，乘，除四種運(yùn)算。C階碼部件只進(jìn)行階碼相加，相減和比較操作。D尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算。3存儲(chǔ)單元是指（B）。A存放1個(gè)二進(jìn)制信息位的存儲(chǔ)元B存放1個(gè)機(jī)器字的所有存儲(chǔ)元集合C存放1個(gè)字節(jié)的所有存儲(chǔ)元集

22、合D存放2個(gè)字節(jié)的所有存儲(chǔ)元集合4某機(jī)字長(zhǎng)32位，存儲(chǔ)容量1MB若按字編址，它的尋址范圍是（D）。A01MB0512KBC056KD0256KB5用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式為（C）oA直接B間接C寄存器直接D寄存器間接6程序控制類(lèi)的指令功能是（D）oA進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B進(jìn)行主存與CP必問(wèn)的數(shù)據(jù)傳送C進(jìn)行CPlff口I/O設(shè)備之間的數(shù)據(jù)傳送D改變程序執(zhí)行的順序7指令周期是指（C）oACPU從主存取出一條指令的時(shí)間8CPU執(zhí)行一條指令的時(shí)間CCPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間D時(shí)鐘周期時(shí)間8描述當(dāng)代流行總線(xiàn)結(jié)構(gòu)中基本概念不正確的句子是（AC）。A當(dāng)代流行的總線(xiàn)不是標(biāo)準(zhǔn)總線(xiàn)B當(dāng)代總線(xiàn)結(jié)構(gòu)中，CPUffi它私有的cache一起作為一個(gè)模塊與總線(xiàn)相連C系統(tǒng)中允許有一個(gè)這樣的CPU真塊9CRT的顏色為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是（C）。A256位B16位C8位D7位10發(fā)生中斷請(qǐng)求的條件是（A）。A一條指令執(zhí)行結(jié)束B(niǎo)一次I/O操作結(jié)束C機(jī)器內(nèi)部發(fā)生故障D一次DMA!作結(jié)束11中斷向量地址是（B）。A子程序入口地址B中斷服務(wù)程序入口地址C中斷服務(wù)程序入口地址指示器D例行程序入口地址12IEEE1394所以能實(shí)現(xiàn)數(shù)據(jù)傳送的實(shí)時(shí)性，是因?yàn)椋ˋC）。A除異步傳送外，還提供