芯片延遲測試

1、芯片延遲測試 報告人：陳思 導師：余國義主要內容主要內容芯片延遲測試的重要性芯片延遲測試的目的芯片延遲的故障模型芯片延遲的測試方法芯片延遲測試施加方法芯片延遲測試的重要性芯片延遲測試的重要性：電路速度越來越高；缺陷數(shù)目隨著特征尺寸不斷下降而劇增，延遲超出給定設計時間范圍的幾率就增大芯片延遲測試的目的芯片延遲測試的目的驗證被測電路在給定的電壓和溫度范圍內的時間信息確認被測電路符合設計規(guī)格芯片延遲的故障模型芯片延遲的故障模型門延遲故障路徑延遲故障門傳輸延遲故障互連傳播延遲故障慣性延遲故障最大最小延遲故障門延遲故障模型門延遲故障模型GDF：該模型假定邏輯門的延遲是從門的輸入端到輸出端的，門的上升延遲

2、時間和下降延遲時間可以不同，延遲可以從不同的門輸入到不同的門輸出，且假定互連延遲已累積到門延遲內。門故障模型是假定延遲故障源于有故障的門，可分為轉換故障和小門延遲故障（沿最長的延遲路徑作的測試，工業(yè)界應用很少）。轉換故障轉換故障TF 假定門延遲聚于門的輸入輸出端（也稱門端聚集延遲故障），分為上升延遲故障STR和下降延遲故障STL，分別描述門對上升和下降信號的延遲時間長。如圖與非門上升延遲故障時序圖GDF模型的優(yōu)點：模型的優(yōu)點：模型簡單，易于處理，不足是未考慮其他門的延遲積累效應和忽略了連線的延遲。例：如圖多路選擇器路徑延遲故障模型路徑延遲故障模型PDF：用來描述信號傳播路徑上某些導通的晶體管、

3、擴散造成的缺陷和互連線等，導致信號延遲超出了額定的時間間隔，PDF考慮了從原始輸入到輸出的積累延遲。PDF可分為魯棒測試和非魯棒測試。門傳輸延遲：門傳輸延遲：門電路內部傳輸信號時從一個輸入到輸出所造成的延遲，不考慮互連延遲。慣性延遲：慣性延遲：也稱轉換延遲，為門輸出轉換時間與門輸入轉換時間之差，其值與輸入電容、器件參數(shù)和輸出電容有關，也與輸入上升時間或下降時間以及其他輸入的影響有關。最大最小延遲：最大最小延遲：根據(jù)工藝參數(shù)的變化范圍所提取的最大和最小延遲時間，沒考慮門延遲和互聯(lián)延遲的關聯(lián)情況。芯片延遲的測試方法芯片延遲的測試方法隨機測試功能測試結構性測試隨機測試：隨機測試：在額定的時鐘頻率下把

4、隨機測試圖形施加給被測電路，優(yōu)點是可以采用片內BIST電路，以電路運行速度進行實速測試，且可檢測出沒建模的故障，缺點是對長路徑的覆蓋率低，測試時功耗和噪聲都比平常高。功能測試：功能測試：在額定的時鐘頻率下把功能性測試圖形施加給被測電路，優(yōu)點是精確度高，以電路運行速度進行實速測試，且可檢測出沒建模的故障，缺點是故障覆蓋率低且難分析，測試圖形生成難度大，測試施加成本高。結構性測試：結構性測試：基于延遲故障模型和電路結構生成測試圖形，優(yōu)點是可以采用ATPG工具進行測試生成，故障覆蓋率高，診斷容易，缺點是只是基于簡化的故障模型生成測試圖形，難考慮到其他未建模的缺陷，為提高故障覆蓋率需增加可測性設計結構

5、，測試施加非常困難。芯片延遲測試施加方法芯片延遲測試施加方法增強掃描發(fā)射-移位LOS發(fā)射-捕獲LOC基本掃描測試基本原理基本掃描測試基本原理 對原始輸入和偽輸入“發(fā)射”一對測試向量（V1,V2）,使得某根信號線或某條路徑源處產(chǎn)生狀態(tài)轉換，第一個測試向量初始化電路，第二個向量發(fā)射轉換，然后以系統(tǒng)時鐘頻率捕獲與分析輸出響應。增強掃描：增強掃描：增強掃描對組合電路的延遲測試圖形，無順序施加一對測試向量，以系統(tǒng)時鐘速率運行測試，優(yōu)點是可按組合電路測試生成方法生成測試圖形，測試圖形施加無順序，故障覆蓋率高，缺點是因附加的鎖存器導致面積和延遲開銷大，系統(tǒng)時鐘CK和掃描使能之間的關系難控制，另外的問題還有假

6、路徑激活，導致過測試。發(fā)射發(fā)射-捕獲捕獲LOC測試：測試：采用如圖所示掃描鏈結構，在掃描使能信號SE保持為“1”情況下，用多個測試時鐘CLK把第一個測試向量V1串行移入到掃描觸發(fā)器，然后使能信號SE置為“0”，把組合部分的響應信號捕獲到掃描觸發(fā)器，再把此響應信號作為第二個測試向量V2發(fā)射給組合部分，進而捕獲與分析V2的測試響應發(fā)射發(fā)射-移位移位LOS測試：測試：也可采用基本掃描鏈結構。測試圖形施加方式是：掃描使能信號SE保持為“1”，用多個測試時鐘CLK把第一個測試向量V1串行移入到掃描發(fā)射器，施加V1，然后用一個測試時鐘CLK把第二個測試向量V2串行移入到掃描發(fā)射器，接著使使能信號SE置為0,發(fā)射V2，最后