存儲(chǔ)器與存儲(chǔ)系統(tǒng)ppt課件

1、第四章 存儲(chǔ)器和存儲(chǔ)系統(tǒng)分層的存儲(chǔ)系統(tǒng)n基本概念n存儲(chǔ)容量n 存儲(chǔ)器可以容納的二進(jìn)制信息量n存儲(chǔ)器包含的存儲(chǔ)單元的總數(shù)n 存儲(chǔ)容量 = 存儲(chǔ)單元字節(jié)）n存儲(chǔ)器所能記憶的全部二進(jìn)制信息量n 例如：某存儲(chǔ)器有4096字節(jié)的存儲(chǔ)單元n 則存儲(chǔ)器的存儲(chǔ)容量為 4KB = 32KBitn存儲(chǔ)系統(tǒng)的分層結(jié)構(gòu)寄存器組高速緩沖存儲(chǔ)器主 存 儲(chǔ) 器輔 助 存 儲(chǔ) 器CPU內(nèi)部主機(jī)內(nèi)部外部設(shè)備價(jià)錢高低容量小大CacheCPURAMROM外存主存帶 Cache 的結(jié)構(gòu)層次n存儲(chǔ)系統(tǒng)中的主存n按存儲(chǔ)介質(zhì)分類n半導(dǎo)體存儲(chǔ)器n體積小、功耗低、存取時(shí)間短、信息容易丟失n磁表面存儲(chǔ)器n信息不易丟失n磁芯存儲(chǔ)器n體積龐大、工藝

2、復(fù)雜、功耗大n光盤存儲(chǔ)器n記錄密度高、耐用性好、可靠性高、可互換性強(qiáng)n按存取方式分類n只讀存儲(chǔ)器ROM）n 掩膜ROM、PROM、EPROM、EEPROM、FLASH n memoryn隨機(jī)存取存儲(chǔ)器RAM）n SRAM、DRAMn串行訪問存儲(chǔ)器n 磁帶存儲(chǔ)器譯碼器與驅(qū)動(dòng)地址寄存器讀寫電路控制電路存儲(chǔ)體讀寫地址總線數(shù)據(jù)總線控制總線圖圖 主存的基本組成主存的基本組成n主存的工作過程n主存的技術(shù)指標(biāo)n存儲(chǔ)容量n主存中能存放二進(jìn)制代碼的總數(shù)n存儲(chǔ)容量 = 存儲(chǔ)單元數(shù) * 字長n存儲(chǔ)速度n存取時(shí)間：又叫存儲(chǔ)器的訪問時(shí)間，是指啟動(dòng)一次存儲(chǔ)器操作讀或?qū)懙酵瓿稍摬僮魉枰娜繒r(shí)間n存取周期：存儲(chǔ)器進(jìn)行連續(xù)

3、兩次獨(dú)立的存儲(chǔ)器操作所需要的最小時(shí)間間隔n MOS的存取周期100ns，TTL的存取周期10nsn存儲(chǔ)器的帶寬n每秒從存儲(chǔ)器中進(jìn)出信息的最大數(shù)量。單位為字節(jié)/秒或字/秒n例如：存取周期為500ns，則1秒周內(nèi)能進(jìn)行1/（ 500 * n 10-9 ）= 200萬次操作，假設(shè)每個(gè)存儲(chǔ)周期能夠n 訪問16位的二進(jìn)制數(shù)，則它的帶寬為n 200萬 * 2 * 8 = 200萬 * 2 字節(jié)/秒n = 4M字節(jié)/秒提高存儲(chǔ)器的帶寬：縮短存取周期、增加存儲(chǔ)字長、增加存儲(chǔ)體n幾種半導(dǎo)體存儲(chǔ)器存儲(chǔ)體地址譯碼讀寫電路地址總線A0An數(shù)據(jù)總線D0Dm片選線讀控制線寫控制線圖圖 存儲(chǔ)器芯片的基本結(jié)構(gòu)存儲(chǔ)器芯片的基本

4、結(jié)構(gòu)n地址線n編號(hào)方式：A0，A1，Ann存儲(chǔ)器芯片引腳的數(shù)目決定的存儲(chǔ)器的容量。n一個(gè)存儲(chǔ)器芯片引腳的數(shù)目為10n則地址范圍為00 0000 0000 11 1111 1111n存儲(chǔ)容量為 210 = 1024 個(gè)存儲(chǔ)單元，即 1KB。n假設(shè)CPU有16位的地址總線，那么它可以訪問的存儲(chǔ)空n間范圍為 0000H FFFFH，即 216 = 64KBn8086，8088地址總線為20位，可以訪問的存儲(chǔ)空間的范n圍為：00000H FFFFFH，即 220 = 1MB80286地址總線為24位，可訪問的存儲(chǔ)空間為16M80386，80486和Pentium地址總線為32位，可訪問的存儲(chǔ)空間為4G

5、Pentium Pro 和 Pentium II 的地址總線為36位，可訪問的存儲(chǔ)空間為64G16位二進(jìn)制數(shù)表示的地址：0000, 0001, 0002, 000E, 000F0000, 0001, 0002, 000E, 000FFFE0, FFE1, FFE2, FFEE, FFEFFFF0, FFF1, FFF2, . FFFE, FFFFn數(shù)據(jù)線n表示方式：D0，D1，Dmn存儲(chǔ)器的容量通常為字節(jié)n*也可以用字16位）、4位或1位來進(jìn)行表示n1K*8 表示有1K的存儲(chǔ)容量，每個(gè)存儲(chǔ)單元輸出8位數(shù)據(jù)n16K * 1 表示有16K的存儲(chǔ)容量，每個(gè)存儲(chǔ)單元輸出1位n 的數(shù)據(jù)n芯片選擇線片選線

6、）n存儲(chǔ)器芯片上有一個(gè)或一個(gè)以上允許存儲(chǔ)器芯片工作的控制線n表示方式：片選CS），片允許CE），n 或簡寫為 Sn讀寫控制線n存儲(chǔ)器芯片上傳輸讀、寫控制信號(hào)，ROM只有讀信號(hào)，RAM上有一到兩個(gè)讀寫控制信號(hào)n表示方式nROM 允許輸出信號(hào) OE 或簡稱 GnRAM 讀信號(hào) WE 或簡稱 Wn 寫信號(hào) OE 或簡稱 Gn只讀存儲(chǔ)器n掩膜ROMY 列地址譯碼01231A5 A6 A7 A8 A9選通輸出0131X行地址譯碼A0A1A2A3A4nPROM行線列線VCC熔絲存0，則燒斷熔絲；存1，熔絲不斷。只能實(shí)現(xiàn)一次編程nEPROMn改寫方式n紫外線照射n電氣的方法EEPROM）nFLASH mem

7、oryP 基片N+N+SDGSiO2n靜態(tài)RAMSRAM）VCCT1T3T2T4T5T6AA位線B位線B地址選擇n動(dòng)態(tài)RAM字線數(shù)據(jù)線TCS利用存儲(chǔ)器芯片構(gòu)造存儲(chǔ)系統(tǒng)n利用與非門實(shí)現(xiàn)譯碼n例：假設(shè)某微處理器有20根地址線n A0，A1，A2，A19n 8根數(shù)據(jù)線D0，D1，D2，D7n n 20根地址線：CPU可以訪問1M個(gè)存儲(chǔ)單元n 8根數(shù)據(jù)線：CPU和存儲(chǔ)器之間每次傳送的數(shù)n 據(jù)為8位n 存儲(chǔ)器使用 2K * 8 EPROM：11根地址線，8n 根數(shù)據(jù)線2K*8EPROM數(shù)據(jù)線D0D7地址線A0A10CEOEVPPVCCRD地址線A12A19地址線A11M/IO2K * 8 EPROM被譯

8、為地址 FF000HFF7FFHn利用譯碼器實(shí)現(xiàn)譯碼Y0Y1Y2Y3Y4Y5Y6Y7ABC G1G2AG2B譯碼輸入輸入使能74LS138譯碼器G2AG2BG1CBAY0Y1Y2Y3Y4Y5Y6Y7XXXXX11111111XXXXX11111111XXXXX111111110010000111111100100110111111001010110111110010111110111100110011110111001101111110110011101111110100111011111110例：假設(shè)微處理器系統(tǒng)中從0E0000H開始的64K存儲(chǔ)區(qū) 無存儲(chǔ)器，已知某一類RAM是8K*8的存儲(chǔ)

9、芯片， 如何進(jìn)行擴(kuò)充？8K*8CEW/R數(shù)據(jù)線D0D7地址線A0A12Y0Y1Y2Y3Y4Y5Y6Y7A0A12D0D7A0A12D0D7數(shù)據(jù)線數(shù)據(jù)線地址線地址線RDW/RW/RA13A15A16A17A19ABCG1G2AG2BE0000E1FFFE2000E3FFFE4000E5FFFE6000E7FFFE8000E9FFFEA000EBFFFEC000EDFFFEE000EFFFFCECE存儲(chǔ)器的擴(kuò)展n存儲(chǔ)器的位擴(kuò)展n位擴(kuò)展是指增加存儲(chǔ)器的字長，如1K*4的存n 儲(chǔ)器，可組成1K*8的存儲(chǔ)器21142114A0A9D4D7D0D3CSWEn存儲(chǔ)器的字?jǐn)U展n字?jǐn)U展是指增加存儲(chǔ)器的字的數(shù)量，

10、如2片n 1K*8的存儲(chǔ)器，可組成2K*8的存儲(chǔ)器，n 即存儲(chǔ)器的容量增加了一倍D0D71K * 8 A1K * 8 BWEA0A9A10存儲(chǔ)器的容量為2K，即 000 0000 0000 100 0000 0000 011 1111 1111 111 1111 11111 K1 KCS0CS1n存儲(chǔ)器的字、位擴(kuò)展n字、位擴(kuò)展是指既增加存儲(chǔ)器的字的數(shù)量又增n 加字長，如4片1K*4的存儲(chǔ)器，可n 組成2K*8的存儲(chǔ)器，即存儲(chǔ)器的n 容量、字長都增加了一倍。1K * 41K * 41K * 41K * 4D0D7WECS0A0A9A10CS1例：假設(shè) 8086 系統(tǒng)中從 0E0000H 開始的

11、64K 存儲(chǔ)區(qū)無 存儲(chǔ)器，2764EPROM 是 8k*8 的只讀存儲(chǔ)器，如何 對(duì)其進(jìn)行擴(kuò)充？解：第一步：將地址范圍寫成二進(jìn)制代碼，并確定其總?cè)萘拷猓旱谝徊剑簩⒌刂贩秶鷮懗啥M(jìn)制代碼，并確定其總?cè)萘?A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 164K第二步：根據(jù)地址范圍的容量及該范圍在計(jì)算機(jī)中的應(yīng)用，選 擇存儲(chǔ)芯片 要擴(kuò)充64K的存儲(chǔ)容量，給定

12、了只讀存儲(chǔ)器2764EPROM， 共需要 8 片 2764EPROM 進(jìn)行擴(kuò)充。第四步：片選信號(hào)的形成第三步：分配地址線 將CPU的低13位地址線A0A12與2764EPROM相連，剩下 的高位地址線用于產(chǎn)生片選信號(hào)。1 譯碼器的輸入端A、B、C，決定了Y0Y7那個(gè)端口有輸出， 從而決定選中哪片芯片，將A15、A14、A13分別與C、B、A相 連，從000111變化，從而可以選擇8片芯片。 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0

13、 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 12 為了使譯碼器進(jìn)行工作，G1位高電平，G2A、G2B位低電平， 可以將A19、A18、A17連接到一個(gè)與非門上，與非門的輸出和 G2A、G2B輸入端相連。A16可以和一個(gè)非門電路相連，輸 出和G1的輸入端相連。Y0Y1Y2Y3Y4Y5Y6Y7A0A12D0D7A0A12D0D7數(shù)據(jù)線數(shù)據(jù)線地址線地址線RDW/RW/RA13A15A16A17A19ABCG1G2AG2BE0000E1FFFE2000E3FFFE4000E5FFFE6000E7FFFE8000E9FFFEA000EBFFFEC000EDF

14、FFEE000EFFFFCECE A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1針對(duì)譯碼器的Y0輸出，這時(shí)CBA=000，即A15=0， A14=0， A13=0地址范圍： 1110 0000 0000 0000 0000 = E0000H 1110 0001 1111 1111 1111 = E1FFFH針對(duì)譯碼器的Y1輸出，這時(shí)CBA=001

15、，即A15=0， A14=0， A13=1地址范圍： 1110 0010 0000 0000 0000 = E2000H 1110 0011 1111 1111 1111 = E3FFFH例：假設(shè)例：假設(shè) CPU 有有16根地址線，根地址線，8根數(shù)據(jù)線，并用根數(shù)據(jù)線，并用 MREQ作作 為訪存控制信號(hào)低電平有效），用為訪存控制信號(hào)低電平有效），用 WR 做讀做讀/寫控寫控制信號(hào)高電平為讀，低電平為寫），現(xiàn)有下列存儲(chǔ)芯片：制信號(hào)高電平為讀，低電平為寫），現(xiàn)有下列存儲(chǔ)芯片：1K*4位位RAM，4K*8位位RAM，8K*8位位RAM，2K*8位位ROM，4K*8位位ROM，8K*8位位ROM及及74

16、LS138譯碼器譯碼器和各種門電路，畫出和各種門電路，畫出CPU與存儲(chǔ)器的連接圖，要求：與存儲(chǔ)器的連接圖，要求： 1. 主存地址空間分配主存地址空間分配 6000H 67FFH 為系統(tǒng)程序區(qū)為系統(tǒng)程序區(qū) 6800H 6BFFH 為用戶程序區(qū)為用戶程序區(qū) 2. 合理選用上述存儲(chǔ)芯片，說明各選幾片？合理選用上述存儲(chǔ)芯片，說明各選幾片？ 3. 詳細(xì)畫出存儲(chǔ)器芯片的片選邏輯圖。詳細(xì)畫出存儲(chǔ)器芯片的片選邏輯圖。解：第一步：將地址范圍寫成二進(jìn)制代碼，并確定其總?cè)萘拷猓旱谝徊剑簩⒌刂贩秶鷮懗啥M(jìn)制代碼，并確定其總?cè)萘?A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3

17、A2 A1 A0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1系統(tǒng)程序區(qū)2K*8用戶程序區(qū)1K*8第二步：根據(jù)地址范圍的容量及該范圍在計(jì)算機(jī)中的應(yīng)用，選 擇存儲(chǔ)芯片 由 6000H 67FFH 為系統(tǒng)程序區(qū)，為2K*8位，應(yīng)選擇一 片 2K*8 位 ROM 由 6800H 6BFFH 為用戶程序區(qū)，為1K*8位，應(yīng)選擇兩 片 1K*4 位 RAM第三步：分配 CPU 的地址線 將 CPU

18、 的低11位地址線A10 A0與2K*8位的ROM地址線相 連，將 CPU 的低10位地址線A9 A0與1K*4位的RAM地址 線相連，剩下的高位地址與訪存控制信號(hào)共同產(chǎn)生存儲(chǔ)芯 片的片選信號(hào)。第四步：由題給出的74LS138譯碼器的輸入邏輯關(guān)系可知，必須保 證G1為高電平，G2A、G2B為低電平才能使譯碼器工作。 A15為低，連接到G2A上，A14為高，連接到G1上，MREQ 為低，連接到G2B上 。保證了三個(gè)控制端的要求 A13、A12、A11連接到C、B、A上。輸出Y4有效時(shí)，選中 一片ROM；Y5有效時(shí)，同時(shí)A10有效為低電平，選中兩片 RAM。讀出時(shí)低電平有效，RAM的讀/寫控制端與

19、CPU的 命令端WR相連 * ROM 的數(shù)據(jù)線是單向的2K * 81K * 41K * 4MREQD7D6D5D4D3D2D1D0WRA10A9A8A7A6A5A4A3A2A1A0CBAA13A12A11G1G2AG2BA15A14Y7Y6Y5Y4Y3Y2Y1Y0提高訪問存儲(chǔ)器速度的方法n多存儲(chǔ)體方式n單體多字系統(tǒng)W位W位W位W位地址寄存器主存控制部件數(shù)據(jù)寄存器存儲(chǔ)體前提：指令和數(shù)據(jù)在主存中必須是連續(xù)存放的，一旦遇到轉(zhuǎn)前提：指令和數(shù)據(jù)在主存中必須是連續(xù)存放的，一旦遇到轉(zhuǎn)移指令或者操作數(shù)不能連續(xù)存放，這種方法的效果就不明顯移指令或者操作數(shù)不能連續(xù)存放，這種方法的效果就不明顯n多體并行存儲(chǔ)系統(tǒng)地址

20、碼被分為體號(hào)、體內(nèi)地址兩部分）n高位交叉編址 有利于存儲(chǔ)器的擴(kuò)充體 號(hào)體內(nèi)地址地址譯碼01n-1nn+12n-12n2n+13n-13n3n+14n-100000000000100001000001100010000010100011000011100100000100100101000101100110000110100111000111101000001000101001001001101010001010101011001011101100001100101101001101101110001110101111001111110000010000110001010001110010010

21、0101100110100111101000101001101010101011101100101101101110101111110000110001110010110011110100110101110110110111111000111001111010111011111100111101111110111111M0M1M2M3n低位交叉編址 有利于解決訪存沖突體內(nèi)地址地址譯碼044n-4154n-3264n-2374n-1體 號(hào)00000000010000100000110001000001010001100001110010000010010010100010110011000011

22、0100111000111100M0M1M2M3000001000101001001001101010001010101011001011101100001100101101001101101110001110101111001111101000010000110001010001110010010010110011010011110100010100110101010101110110010110110111010111110000011000111001011001111010011010111011011011111100011100111101011101111110011110111

23、111011111111n高速緩沖存儲(chǔ)器 - Cachen問題的提出n避免CPU與I/O爭搶訪存n I/O設(shè)備向主存請(qǐng)求的級(jí)別高于CPU訪存n解決CPU與主存之間速度不匹配的問題n CPU的速度每年增長60%n RAM速度每年改進(jìn) 7%n程序訪問的局部性原理使CPU與Cache交換信息成為可能nCache的工作原理012.2m-1字塊0字塊1字塊2字塊2m-1主存塊號(hào) 塊內(nèi)地址M塊= 2m B個(gè)字= 2bm位b位n位012.2c-1字塊0字塊1字塊2字塊2c-1緩存塊號(hào) 塊內(nèi)地址C塊= 2c B個(gè)字= 2bc 位b位標(biāo)志n影響Cache命中率的因素n塊長n 一般塊長取4至8個(gè)可編址單位字或字節(jié)

24、）n IBM370/168的主存是4體交叉，每個(gè)體寬為64n 位8個(gè)字節(jié)），Cache的塊長為32個(gè)字節(jié)。n容量n Cache的容量是成本與命中率的折衷n 80386主存的最大容量為4GB，Cache的容量為n 16KB或32KB，命中率可達(dá)95%以上CPU地址總線數(shù)據(jù)總線主存Cache存儲(chǔ)體Cache數(shù)據(jù)替換機(jī)構(gòu)主存Cache地址映像變換機(jī)構(gòu)主存地址命中、產(chǎn)生Cache地址直接通路沒命中訪問主存替換Cachen替換算法n先進(jìn)先出FIFO）n優(yōu)點(diǎn)：實(shí)現(xiàn)容易、開銷小n缺陷：可能把一些常用的程序，如子程序、循環(huán)程序塊，作為最早進(jìn)入Cache塊，替換出去n近期最少使用法LRU）n優(yōu)點(diǎn)：命中率高n缺陷

25、：開銷大nCache的讀/寫操作n讀操作開場CPU發(fā)出訪問地址命中？訪問Cache，取出信息送CPU訪問主存，取出信息送CPU將新的主存塊調(diào)入Cache中執(zhí)行替換算法騰出空位終了YNCache滿？YNn寫操作n寫直達(dá)法：數(shù)據(jù)寫入Cache的同時(shí)，也寫入主存的相應(yīng)的塊。n 能始終保證Cache中的內(nèi)容和主存中的內(nèi)容一致。n寫回法：數(shù)據(jù)每次只是暫時(shí)寫入Cache中，并用標(biāo)志將該塊加以注明，當(dāng)該塊從Cache中替換出去時(shí)，才寫入主存中。n 該方法速度快，但因主存中的字塊未經(jīng)隨時(shí)修改，可能失效。n信息只寫入主存，同時(shí)將相應(yīng)的Cache塊有效位置“0”，表明此塊已失效，需要時(shí)從主存中調(diào)入。還有一種情況，

26、被修改的單元不在Cache內(nèi)，這時(shí)，寫操作只對(duì)主存進(jìn)行。nCache的改進(jìn)n單一緩存和兩級(jí)緩存n統(tǒng)一緩存和分開緩存n統(tǒng)一緩存：指令和數(shù)據(jù)都存放在同一緩存內(nèi)的Cachen分開緩存：指令和數(shù)據(jù)分別存放在兩個(gè)緩存中。外部存儲(chǔ)器n主要技術(shù)指標(biāo)n存儲(chǔ)密度：單位長度內(nèi)存儲(chǔ)的二進(jìn)制信息n道密度：磁盤沿半徑方向，單位長度的磁道數(shù)n位密度：單位長度磁道能紀(jì)錄的二進(jìn)制信息的位數(shù)磁道磁盤磁帶n存儲(chǔ)容量n外存儲(chǔ)器所能存儲(chǔ)的二進(jìn)制信息的總數(shù)量。一般以位或字節(jié)為單位。n磁盤存儲(chǔ)器容量n盤面數(shù)：可以存儲(chǔ)數(shù)據(jù)的盤面?zhèn)€數(shù)n扇區(qū)：每個(gè)磁道分為若干個(gè)區(qū)域，每個(gè)扇區(qū)存放512個(gè)字節(jié)數(shù)據(jù)n磁盤存儲(chǔ)器容量 = 盤面數(shù)*每個(gè)盤面的磁道數(shù)*

27、扇區(qū)數(shù)*每個(gè)扇區(qū)存儲(chǔ)字節(jié)數(shù)n格式化容量和非格式化容量n非格式化容量：磁盤表面可以利用的磁化單元總數(shù)n格式化容量：磁盤按某種特定的存儲(chǔ)格式所能存儲(chǔ)數(shù)據(jù)的總量n平均存取時(shí)間n平均找道時(shí)間+平均等待時(shí)間+控制指令運(yùn)行時(shí)間n數(shù)據(jù)傳輸率n單位時(shí)間內(nèi)磁表面存儲(chǔ)器向主機(jī)傳送數(shù)據(jù)的位數(shù)n或字節(jié)數(shù)n數(shù)據(jù)傳輸率 = 記錄密度 * 記錄介質(zhì)的運(yùn)行速度n誤碼率n是衡量磁表面存儲(chǔ)器出錯(cuò)概率的參數(shù)n誤碼率 = 出錯(cuò)信息的位數(shù) / 讀出的總信息位數(shù)n磁記錄原理和記錄方式n磁記錄原理寫線圈NS寫線圈SN磁芯磁通磁層磁載體局部磁化單元局部磁化單元寫入0寫入1n記錄方式n歸零制RZ）n記錄1時(shí)通正向脈沖電流，記錄0時(shí)通負(fù)向脈沖電

28、流n兩位信息之間的驅(qū)動(dòng)電流歸零n記錄密度不高，目前很少使用n不歸零制NRZ）n磁頭線圈始終有電流n當(dāng)連續(xù)記錄 1 或者 0 時(shí)，寫電流方向不變，只有當(dāng)兩個(gè)相鄰的代碼不同時(shí)，寫電流才改變方向。n見1就翻的不歸零制NRZ1）n磁頭線圈始終有電流n記錄 0 時(shí)電流不改變方向，記錄 1 時(shí)電流改變方向n調(diào)相制PM）n記錄0時(shí)，電流由負(fù)編正，記錄1時(shí)，電流由正變負(fù)n每兩個(gè)相同信息的交界處，電流方向變化一次；相鄰信息不同時(shí)，電流方向不變n應(yīng)用于磁帶存儲(chǔ)器中n調(diào)頻制FM）n以驅(qū)動(dòng)電流變化的頻率不同來區(qū)別記錄1或者0n記錄0時(shí)，在一位信息的記錄時(shí)間內(nèi)電流保持不變；記錄1時(shí)，在一位信息記錄時(shí)間的中間時(shí)刻，電流改

29、變一次方向。相鄰信息的交界處，線圈電流均變化一次。n廣泛應(yīng)用于硬磁盤和軟磁盤中n改進(jìn)調(diào)頻制MFM）n記錄0時(shí)，在記錄時(shí)間內(nèi)電流不變，在記錄1時(shí)在記錄時(shí)間的中間時(shí)刻電流發(fā)生一次變化。（與調(diào)頻制相同）n只有當(dāng)連續(xù)記錄兩個(gè)或兩個(gè)以上的0時(shí)，才在每位的起始處電流改變一次。n寫入同樣的數(shù)據(jù)序列時(shí)，MFM比FM磁翻轉(zhuǎn)次數(shù)少，在相同長度的磁層上可記錄的信息量將會(huì)增加，從而提高了磁記錄密度。n倍密度軟磁盤采用MFM的記錄方式0 1 1 1 0 0 0 1 0歸零制RZ不歸零制NRZ見1就翻的不歸零制NRZ1調(diào)相制PM調(diào)頻制FM改進(jìn)調(diào)頻制MFMn評(píng)價(jià)記錄方式的主要指標(biāo)n編碼效率n位密度與磁化翻轉(zhuǎn)密度的比值，可以用記錄一位信息的最大磁化翻轉(zhuǎn)次數(shù)來表示nFM、PM記錄方式中，記錄一位信息的最大磁化翻轉(zhuǎn)次數(shù)為2，因此編碼效率為50%。nMFM、NRZ、NRZ1中，編碼效率為100%n自同步能力n從單個(gè)磁道讀出的脈沖序列中所提取同步時(shí)鐘脈沖的難易程度。nNRZ1采用外同步nFM、MFM是具有自同步能力的記錄方式n軟磁盤存儲(chǔ)器n概述n軟盤存儲(chǔ)器的盤片使用類似塑料薄膜唱片的柔性材料制成的，簡稱軟盤n軟盤特點(diǎn)n轉(zhuǎn)速低、