第四章常用組合邏輯功能器件

1、第四章常用組合邏輯功能器件引言引言MSI具有以下具有以下優(yōu)點優(yōu)點：（：（MSI與與SSI實現(xiàn)電路相比較）實現(xiàn)電路相比較） 1）結(jié)構(gòu)簡單，體積小。）結(jié)構(gòu)簡單，體積小。 2）功耗低；）功耗低； 3）可靠性高；）可靠性高； 4）成本低；）成本低； 5）有利于設(shè)計和維修。）有利于設(shè)計和維修。 隨著半導體技術(shù)的發(fā)展隨著半導體技術(shù)的發(fā)展,在一個半導體芯片上集在一個半導體芯片上集成的電子元件數(shù)目越來越多成的電子元件數(shù)目越來越多,并按集成的電子元件數(shù)并按集成的電子元件數(shù)目的多少劃分為目的多少劃分為:SSI: 10門以下門以下/片片,每片含每片含100個元件以下。個元件以下。 MSI：13 99個門個門/片，每

2、片含片，每片含1000 10000個個 元件，每片少于元件，每片少于256位。位。 基于上述原因，使得基于上述原因，使得MSI電路在邏輯設(shè)計中的應電路在邏輯設(shè)計中的應用日益廣泛，而用日益廣泛，而SSI的設(shè)計只是在大規(guī)模集成電路難于的設(shè)計只是在大規(guī)模集成電路難于實現(xiàn)的邏輯功能或經(jīng)濟上不合算時，才采用實現(xiàn)的邏輯功能或經(jīng)濟上不合算時，才采用SSI電路來電路來設(shè)計。設(shè)計。 通常，人們把通常，人們把MSI稱為稱為邏輯部件邏輯部件（或者稱為（或者稱為功能功能模塊模塊）。其原因在于）。其原因在于MSI能完成一些獨立的邏輯功能。能完成一些獨立的邏輯功能。對于對于MSI，要求掌握好以下二點要求掌握好以下二點：（

3、1）IC的功能；的功能；（2）IC的設(shè)計方法。的設(shè)計方法。4.1 編碼器編碼器 將有特定含義的輸入信號編成不同代碼輸出的將有特定含義的輸入信號編成不同代碼輸出的組合邏輯電路，稱為組合邏輯電路，稱為編碼器編碼器。主要介紹的內(nèi)容有：主要介紹的內(nèi)容有：編碼器編碼器譯碼器譯碼器數(shù)據(jù)選擇器數(shù)據(jù)選擇器比較器比較器加法器加法器奇偶校驗器奇偶校驗器二進制編碼器二進制編碼器 I0 I7 ：輸入信號：輸入信號; A B C：輸出信號：輸出信號 。 稱為稱為8/3編碼器。編碼器。 2）根據(jù)真值表可寫出）根據(jù)真值表可寫出A B C的表達式的表達式：1）列真值表）列真值表 由真值表可知由真值表可知:輸入輸入信號為信號為

4、8位位,它應有它應有28=256個狀態(tài)個狀態(tài),但實際上但實際上則只用則只用8種狀態(tài)種狀態(tài),其余的其余的248個狀態(tài)為個狀態(tài)為約束項約束項，利用約束項進行化簡就利用約束項進行化簡就可獲得可獲得A B C的最簡的最簡“與與-或或”式。式。優(yōu)先編碼器優(yōu)先編碼器8/3優(yōu)先編碼器優(yōu)先編碼器,典型芯片典型芯片74148。（P129） 根據(jù)以上分析，我們可知普通二進制編根據(jù)以上分析，我們可知普通二進制編碼器具有一個碼器具有一個缺點缺點：八個輸入信號：八個輸入信號不允許同不允許同時出現(xiàn)二個以上的時出現(xiàn)二個以上的“1”，如出現(xiàn)二個以上的，如出現(xiàn)二個以上的輸入信號，電路就會輸入信號，電路就會出錯出錯。為克服這個缺

5、點，。為克服這個缺點，下面介紹優(yōu)先編碼器。下面介紹優(yōu)先編碼器。 74148除除YEN端外各輸入端、輸出端都是端外各輸入端、輸出端都是低電平低電平有效。有效。8/3線優(yōu)先編碼器線優(yōu)先編碼器74148功能表功能表分析：分析：74148的功能的功能 EN=1，編碼器，編碼器禁止工作禁止工作。EN=0，編碼器，編碼器工作工作。表示沒有請求信號。表示沒有請求信號。表示輸出無效。表示輸出無效。表示輸出有效。表示輸出有效。強調(diào)：強調(diào)：YEN=0 ,YEX=1 （不工作不工作）輸出無效。）輸出無效。YEN=1，YEX=0 正常編碼，輸出取決于正常編碼，輸出取決于 I0I7所對應的編碼。所對應的編碼。有兩種情有

6、兩種情況，可以況，可以用用YEN和和YEX的不同的不同狀態(tài)加以狀態(tài)加以區(qū)分。區(qū)分。74148的功能擴展的功能擴展（必須掌握的內(nèi)容）（必須掌握的內(nèi)容）8/3線擴展為線擴展為16/4線優(yōu)先編碼器線優(yōu)先編碼器(1)管腳分析管腳分析輸入輸入: I0 I7 (1) , I8 I15 (2)EN(2)作為總的作為總的16/4的的EN輸入輸入使能端使能端,低電平有效。低電平有效。輸出輸出：（2）列真值表）列真值表（功能表）（功能表）(3) 工作原理工作原理（表示沒有請求信號）（表示沒有請求信號）的輸出由對應的的輸出由對應的的輸入所對應的編碼所決定。的輸入所對應的編碼所決定。例如：例如：(1)片正常進行編碼片

7、正常進行編碼的輸出由對應的的輸出由對應的的輸入所對應的編碼所決定。的輸入所對應的編碼所決定。(2)片沒有請求信號。片沒有請求信號。例：例：二二十進制優(yōu)先編碼器十進制優(yōu)先編碼器(典型芯片為典型芯片為74147)(1)管腳管腳(2)功能表功能表強調(diào)強調(diào):是對是對有效輸入線的下標進有效輸入線的下標進行行8421BCD編碼編碼,并并以反碼輸出。二以反碼輸出。二十十進制編碼器中每一個進制編碼器中每一個十進制數(shù)字獨立編碼，十進制數(shù)字獨立編碼，無需擴展編碼位數(shù)。無需擴展編碼位數(shù)。因此，它沒有擴展功因此，它沒有擴展功能的使能端。能的使能端。4.2 譯碼器譯碼器/數(shù)據(jù)分配器數(shù)據(jù)分配器譯碼器的譯碼器的用途用途：

8、譯碼器是編碼器的逆過程譯碼器是編碼器的逆過程,它是將二進制碼或它是將二進制碼或BCD碼譯成控制電平。而實現(xiàn)這種功能的電路就稱碼譯成控制電平。而實現(xiàn)這種功能的電路就稱為為譯碼器譯碼器。用途用途1：a g電平（控制電平），點亮顯示器電平（控制電平），點亮顯示器。用途用途2:在計算機中作為地址譯碼器在計算機中作為地址譯碼器(指高位指高位)。用途用途3:作為數(shù)據(jù)分配器作為數(shù)據(jù)分配器2/4譯碼器譯碼器(1)分析分析A1 A0:輸入端輸入端(地址端地址端);EN:輸入使能端輸入使能端,低電平有效低電平有效;Y3Y0:輸出端輸出端,低電平有效。低電平有效。典型芯片為典型芯片為74139是雙是雙2/4線譯碼器

9、。線譯碼器。(芯片工作芯片工作)1. 3/8線譯碼器線譯碼器（典型芯片（典型芯片74138）A2A0:三個地址輸入端。三個地址輸入端。使能端的作用：使能端的作用：擴展地址輸入端（即：功能擴展）；擴展地址輸入端（即：功能擴展）；設(shè)計數(shù)據(jù)分配器。設(shè)計數(shù)據(jù)分配器。Y0Y7：八個輸出端，低電八個輸出端，低電平有效。平有效。E1 E2A E2B：使能端。使能端。它們之間的關(guān)系：它們之間的關(guān)系：(芯片不工作芯片不工作)(芯片不工作芯片不工作)(芯片工作芯片工作)應用應用 （1）功能擴展）功能擴展用兩個用兩個2/4譯碼器擴展為譯碼器擴展為3/8譯碼器。譯碼器。強調(diào)強調(diào): 2/4譯碼器和譯碼器和3/8譯碼器均

10、設(shè)有使能端。使能端譯碼器均設(shè)有使能端。使能端它不僅可以控制譯碼器是否工作，還可以作為它不僅可以控制譯碼器是否工作，還可以作為邏輯邏輯擴展擴展和和功能擴展功能擴展之用。之用。擴展方法擴展方法：利用利用2/4線譯碼器的使能端。線譯碼器的使能端。分析它的工作原理分析它的工作原理: 用兩個用兩個3/8譯碼器擴展為譯碼器擴展為4/16譯碼器譯碼器擴展方法擴展方法:利用使能端。利用使能端。1）A3= 0 時，時，I片片工作工作，II片片禁止禁止。2）A3= 1 時，時，I片片禁止禁止，II片片工作工作。功能表：功能表：4/16方框圖：方框圖：(2) 數(shù)據(jù)分配器數(shù)據(jù)分配器討論討論: D接使能接使能端端1)當

11、當D=0時時,譯碼器工作譯碼器工作,按按AB地址地址Y0Y3分別輸分別輸出出0。2）當）當D= 1時，譯碼器不工作，時，譯碼器不工作， Y0Y3全為全為“1”，可以看成按地址將數(shù)據(jù)可以看成按地址將數(shù)據(jù)“1”分配至數(shù)據(jù)輸出端。分配至數(shù)據(jù)輸出端。實現(xiàn)邏輯函數(shù)實現(xiàn)邏輯函數(shù)例如：例如： 用用3/8線譯碼器實現(xiàn)邏輯函數(shù)。線譯碼器實現(xiàn)邏輯函數(shù)。 二進制譯碼器是一種完全的最小項譯碼器，每個二進制譯碼器是一種完全的最小項譯碼器，每個譯碼器輸出端譯碼器輸出端Yi= mi。因此，一個函數(shù)可用一個譯碼。因此，一個函數(shù)可用一個譯碼器加一個與非門實現(xiàn)。器加一個與非門實現(xiàn)。例例2:實現(xiàn)三輸出函數(shù)實現(xiàn)三輸出函數(shù)F2利用反函

12、數(shù)實現(xiàn)利用反函數(shù)實現(xiàn),即即:F3利用反函數(shù)實現(xiàn)利用反函數(shù)實現(xiàn),即即:例例3:電路如圖所示電路如圖所示,試寫出試寫出F1 F2的最小項表達式。的最小項表達式。例例4:已知已知:F(A,B,C,D)=A C D+ACD ,用一片用一片74138 譯碼器和少量的門實現(xiàn)它的邏輯函數(shù)。譯碼器和少量的門實現(xiàn)它的邏輯函數(shù)。2. 二二十進制譯碼器十進制譯碼器（典型芯片：典型芯片：7442）A3A0：輸入：輸入8421BCD碼碼由于由于7442芯片是芯片是8421BCD碼譯碼器，所以碼譯碼器，所以它沒有使能端。它沒有使能端。當當A3A0=10101111時，時， （偽碼）（偽碼）Y0 Y9 ：輸出全為：輸出全為

13、“1”。表表4.2.7 二二十進制譯碼器十進制譯碼器7442的功能表的功能表3. 數(shù)字顯示譯碼器數(shù)字顯示譯碼器(7段顯示譯碼器段顯示譯碼器)(1)半導體數(shù)碼管半導體數(shù)碼管(C391E共陰極共陰極)優(yōu)點優(yōu)點:工作電壓低工作電壓低 體積小體積小 壽命長壽命長 可靠性高?？煽啃愿摺Ｈ秉c：缺點：工作電流比較大，每一段的工作電流在工作電流比較大，每一段的工作電流在10mA左右。左右。 半導體數(shù)碼管根據(jù)二極管的連接不同分為共陰半導體數(shù)碼管根據(jù)二極管的連接不同分為共陰 共陽兩種。如下圖所示：共陽兩種。如下圖所示：液晶顯示器：用于計算器液晶顯示器：用于計算器 電子手表電子手表 電子詞典等。電子詞典等。(2)

14、BCD 七段顯示譯碼器七段顯示譯碼器(典型芯片典型芯片7448)A3A0：8421BCD輸入端。輸入端。 YaYg：七段輸出端。：七段輸出端。簡化符號簡化符號 下面給出下面給出7448的的015十六個十六個字符顯示字符顯示 :015十六個字符顯示十六個字符顯示表表4.2.4 7448功能表功能表討論討論: 設(shè)置這個狀態(tài)的目的是為了能把不希望顯設(shè)置這個狀態(tài)的目的是為了能把不希望顯示的零熄滅掉。示的零熄滅掉。例如：電子鐘例如：電子鐘有滅零控制的有滅零控制的8位數(shù)碼顯示系統(tǒng)位數(shù)碼顯示系統(tǒng)整數(shù)部分高位接整數(shù)部分高位接“0”, 低位低位“1”。小數(shù)部分高位接小數(shù)部分高位接“1”，低位，低位“0”。用用7

15、448驅(qū)動驅(qū)動BS201A的連接方法的連接方法123456ABCD654321DCBAT itleN um berR evisionSizeBD ate:18-Feb-2002Sheet of File:C :Program FilesD esign E xplorer 99 SE L ibraryY angH engX inM yD esign.ddbD raw n B y: Y Y Y Y Y Y YAAAR B ILTB I/R B O01abcdefg74482A3abcdefgvccBS201AAAAA101231K7 (3)動態(tài)顯示動態(tài)顯示(補充內(nèi)容補充內(nèi)容)工作原理工作原理:上面

16、介紹了動態(tài)顯示電路。上面介紹了動態(tài)顯示電路。當頻率當頻率f=1HZ時時當頻率當頻率f=100HZ時時MUX:稱為多路選擇器或多路開關(guān)。稱為多路選擇器或多路開關(guān)。作用：作用：從多個輸入數(shù)據(jù)中選擇其中一個送至輸出端從多個輸入數(shù)據(jù)中選擇其中一個送至輸出端常用的典型芯片：常用的典型芯片：74157（二選一），（二選一）， 74153（四選一），（四選一）， 74151（八選一）。（八選一）。4.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器1 四選一數(shù)據(jù)選擇器四選一數(shù)據(jù)選擇器（1）管腳介紹）管腳介紹D0 D3：輸入端；：輸入端； Y：輸出端；：輸出端；A1A0：地址端，對于不：地址端，對于不同的二進制地址輸入，同的二進制地

17、址輸入，可按地址選擇可按地址選擇D0 D3中中的一個數(shù)據(jù)輸出。的一個數(shù)據(jù)輸出。EN：使能端，低電平有使能端，低電平有效效（2）功能表）功能表（3）工作原理）工作原理 EN=1，禁止工作，禁止工作，Y=0。 EN=1，工作，工作， 典型芯片典型芯片:74153為雙四選一為雙四選一MUX。注意：兩個四選公共用注意：兩個四選公共用 地址線（地址線（A1 A0 ）。2 八選一數(shù)據(jù)選擇器（八選一數(shù)據(jù)選擇器（74LS151）（1）管腳介紹）管腳介紹 D0 D7：輸入端；：輸入端；Y：輸出端；：輸出端； A2A1A0：地址端；：地址端；EN：使能端。：使能端。（2）真值表）真值表3 應用應用（1）功能擴展）

18、功能擴展 利用端口少的器件的使能端擴展成一利用端口少的器件的使能端擴展成一個端口多的個端口多的MUX。 用四選一實現(xiàn)八選一用四選一實現(xiàn)八選一功能表：功能表：用用5片四選一實現(xiàn)十六選一片四選一實現(xiàn)十六選一（樹狀型）（樹狀型）電路圖：電路圖：功能表：功能表：八選一實現(xiàn)三十二選一八選一實現(xiàn)三十二選一方法有兩種：方法有兩種：1）用一片）用一片2/4譯碼器，譯碼器，4片片8選選1， 一個或門。一個或門。 2）用樹狀型實現(xiàn)，用一片）用樹狀型實現(xiàn)，用一片4選選1， 4片片8選選1 （電路圖省略）（電路圖省略） （2）實現(xiàn)邏輯函數(shù)）實現(xiàn)邏輯函數(shù)MUX的卡諾圖的卡諾圖 由卡諾圖可以看出由卡諾圖可以看出Di 相當

19、于一個函數(shù)的函相當于一個函數(shù)的函數(shù)值數(shù)值,Di不同不同,函數(shù)也不同。因此，可以用數(shù)據(jù)函數(shù)也不同。因此，可以用數(shù)據(jù)選擇器實現(xiàn)函數(shù)發(fā)生器。選擇器實現(xiàn)函數(shù)發(fā)生器。例一：例一： F=m（7，6，4）強調(diào)：強調(diào)：地址順序問題。地址順序問題。 MUX是一個單輸出電路，因此要實現(xiàn)是一個單輸出電路，因此要實現(xiàn)多輸出函數(shù)，必須用多個多輸出函數(shù)，必須用多個MUX實現(xiàn)。實現(xiàn)。 根據(jù)以上的分析和設(shè)計舉例根據(jù)以上的分析和設(shè)計舉例,可以看出可以看出,MUX的地址輸入端數(shù)目與組合邏輯函數(shù)的輸入端相等。的地址輸入端數(shù)目與組合邏輯函數(shù)的輸入端相等。即：即：m=n。 m表示表示 函數(shù)的輸入端，函數(shù)的輸入端，n 表示表示MUX的地

20、址的地址輸入端數(shù)目。輸入端數(shù)目。下面對以下幾種情況進行討論。下面對以下幾種情況進行討論。m=n;（前面以討論，不再解釋）（前面以討論，不再解釋）mn; (重點討論的問題重點討論的問題)確定確定Di的值有兩種方法：的值有兩種方法：代數(shù)法代數(shù)法 和和 幾何法幾何法。1）代數(shù)法）代數(shù)法 用邏輯代數(shù)的公式，求出（用邏輯代數(shù)的公式，求出（mn)個個Di值。值。例一：用例一：用4選一選一MUX實現(xiàn)實現(xiàn)F。則則4選選1數(shù)據(jù)選擇器，數(shù)據(jù)選擇器，令令 F=Y，則則 AA1 ，BA0，D0=C，D1=C，D2=C，D3=1。2）幾何法）幾何法（降維圖）（降維圖） 若若m=n用卡諾圖描述函數(shù)用卡諾圖描述函數(shù),通常圖

21、中填寫通常圖中填寫“0” “1”和和“”沒有別的符號。沒有別的符號。 但是，若但是，若mn，用卡諾圖描述函數(shù)，這時圖中填，用卡諾圖描述函數(shù)，這時圖中填寫除寫除“0” “1”和和“”外，還可以填寫外，還可以填寫變量或表達式變量或表達式，對于這種卡諾圖我們常稱它為對于這種卡諾圖我們常稱它為降維圖降維圖。例一：用一片例一：用一片74153實現(xiàn)一位全加器。實現(xiàn)一位全加器。例二：分別用一片例二：分別用一片74151和和1/2 74153實現(xiàn)函數(shù)實現(xiàn)函數(shù)解解： （1）填寫卡諾圖）填寫卡諾圖降降D123456ABCD654321DCBAT itleNum berR evisionSizeBDate:19-F

22、eb-2002Sheet of File:C :Program FilesDesign E xplorer 99 SE L ibraryYangHengXinM yDesign.ddbDrawn B y: D D D D013412 D74151 D A A A20 E N Y567DDVCCABCF1D（2）降一維）降一維用用74151實現(xiàn)實現(xiàn)123456ABCD654321DCBAT itleNum berR evisionSizeBDate:19-Feb-2002Sheet of File:C :Program FilesDesign E xplorer 99 SE L ibraryYa

23、ngHengXinM yDesign.ddbDrawn B y: YAADE NDD012301D7415312_AB111CDF（3）降二維）降二維用用1/2 74153實現(xiàn)。實現(xiàn)。=D+C4.4 數(shù)值比較器數(shù)值比較器一位二進制數(shù)值比較器一位二進制數(shù)值比較器討論：討論：A和和B相比較的情況有三種可能相比較的情況有三種可能 在一些數(shù)字系統(tǒng)中在一些數(shù)字系統(tǒng)中,經(jīng)常要求比較兩個數(shù)字的大小。經(jīng)常要求比較兩個數(shù)字的大小。為完成這一功能所設(shè)計的這種電路稱為為完成這一功能所設(shè)計的這種電路稱為數(shù)值比較器數(shù)值比較器。功能表：功能表：用與非門實現(xiàn)，并且低電平有效。用與非門實現(xiàn)，并且低電平有效。集成數(shù)值比較器集成

24、數(shù)值比較器（典型芯片（典型芯片74LS85）（1）管腳介紹）管腳介紹 A3 A0 和和 B3 B0 ： 4位二進制數(shù)；位二進制數(shù)； FAB FA=B FAB)i （A=B)i （AB)i三個級聯(lián)輸入端。三個級聯(lián)輸入端。（2）功能表）功能表單單塊塊或或多多塊塊串串聯(lián)聯(lián)時時的的功功能能表表多塊多塊并聯(lián)并聯(lián)時的時的功能功能表表單塊單塊或多或多塊串塊串聯(lián)時聯(lián)時的功的功能表能表（3）工作原理）工作原理 A3 B3，則可直接得出比較結(jié)果。，則可直接得出比較結(jié)果。 A3 B3 ，F(xiàn)AB = 1 ， FA=B = FAB = 0 ； A3 B3 ，F(xiàn)AB = 0 ； 由功能表可以看出進行數(shù)據(jù)比較時，先比較最高

25、由功能表可以看出進行數(shù)據(jù)比較時，先比較最高位，最高位相等再比較次高位，依次類推。位，最高位相等再比較次高位，依次類推。 A3= B3 ，再比較低位，再比較低位A2 B2，依次類推。，依次類推。 A3 A0 = B3 B0 ，看級聯(lián)輸入，看級聯(lián)輸入 （AB)i （A=B)i （AB)i。a) 單片單片（連接）（連接）（AB)i= 0 ，（，（A=B)i = 1 ，（，（AB)i = 0表示單片比較器（表示單片比較器（AB)i （A=B)i （AB)i 不起作用。不起作用。b)多片連接多片連接（擴展比較位數(shù)）（擴展比較位數(shù)）例如：用兩片例如：用兩片7485可實現(xiàn)兩個八位二進制數(shù)的大小比可實現(xiàn)兩個八

26、位二進制數(shù)的大小比較。實現(xiàn)的方法有兩種：較。實現(xiàn)的方法有兩種：1）串聯(lián)比較方式）串聯(lián)比較方式兩片兩片7485比較兩個八位二進制數(shù)比較兩個八位二進制數(shù) 缺點缺點：串聯(lián)方式的比較位數(shù)的擴展，在比較位：串聯(lián)方式的比較位數(shù)的擴展，在比較位數(shù)較多時，延遲較大，工作速度慢。為提高速數(shù)較多時，延遲較大，工作速度慢。為提高速度，減少延遲可采用并聯(lián)方式。度，減少延遲可采用并聯(lián)方式。2）并聯(lián)比較方式）并聯(lián)比較方式用五片用五片7485構(gòu)成兩個十六進制數(shù)比較器。構(gòu)成兩個十六進制數(shù)比較器。工作原理分析工作原理分析 管腳連接管腳連接 原理分析原理分析 并聯(lián)方式比較兩個十六位二進制數(shù)并聯(lián)方式比較兩個十六位二進制數(shù) 五位比較

27、器五位比較器強調(diào)強調(diào)：對于：對于5位比較器的實現(xiàn)，主要考慮在（位比較器的實現(xiàn)，主要考慮在（AB)i （A=B)i （AB ， FA=B ， FA4時，時， A3A2A1A0+1。 要實現(xiàn)這個功能，可將設(shè)計分解為兩步：要實現(xiàn)這個功能，可將設(shè)計分解為兩步：1）進行比較；）進行比較；（2）因為）因為74283進行的是二進制數(shù)求和，而并非進行的是二進制數(shù)求和，而并非8421BCD求和。這樣電路就存在一個調(diào)整問題求和。這樣電路就存在一個調(diào)整問題（即：（即：十進制調(diào)整）十進制調(diào)整）。即：二進制數(shù)：即：二進制數(shù)：0000 1111； 8421BCD： 0000 1001， 1010 1111為非法碼。為非法

28、碼。因此，當和因此，當和10時，要加較正時，要加較正項項0110。正確顯示為：。正確顯示為：0001 0000。2）加）加1。作用作用：當當a3a2 a1a04時，對整數(shù)部分加時，對整數(shù)部分加1。在該數(shù)在該數(shù)A3A2A1A0a3a2 a1a09.5 時，時， 要對整數(shù)部分加要對整數(shù)部分加0110。（進行十進制調(diào)整）（進行十進制調(diào)整）討論：討論：1） a3a2 a1a0B）= 0，CI= 0， A3A2A1A0=0000， COS3S2S1S0= A3A2A1A0+A3A2A1A0+CI =A3A2A1A0+0000+0=A3A2A1A02） a3a2 a1a04 ， F（AB）= 1，CI=

29、1， A3A2A1A0= ？ A3A2A1A0 9 A3A2A1A0= 0000COS3S2S1S0= A3A2A1A0 + A3A2A1A0 +CI= A3A2A1A0 +1 A3A2A1A0= 9 A3A2A1A0= 0110 CI=1 COS3S2S1S0= A3A2A1A0 + A3A2A1A0 +CI =A3A2A1A0 + 0110+1例例2：二進制加法：二進制加法/減法器減法器 在計算機中在計算機中CPU的核心部件為的核心部件為ALU（運算部件），（運算部件），它在實現(xiàn)二進制加它在實現(xiàn)二進制加/減運算時，不可能用一套加法器和減運算時，不可能用一套加法器和一套減法器。為節(jié)省一套減法

30、器。為節(jié)省ALU的資源所有的算術(shù)運算只用的資源所有的算術(shù)運算只用一套加法器來完成。對于減法而言它采用一套加法器來完成。對于減法而言它采用被減數(shù)被減數(shù)+減數(shù)減數(shù)的補碼的補碼來完成。下面給出加來完成。下面給出加/減器。減器。M=0 ，做二進制加法（稱為，做二進制加法（稱為串行串行或或行波行波）。）。M=1 ， 做二進制減法，做二進制減法， 例例3:十進制加法器十進制加法器BCD碼加法運算的修正規(guī)則碼加法運算的修正規(guī)則:若兩個若兩個BCD碼相加之和等于或小于碼相加之和等于或小于(1001)2,即十進制即十進制的的9,不需要修正。不需要修正。 A+B = COS3S2S1S0 (1001)2= (9)

31、10 ,不需要修正。不需要修正。(1)10+(8)10= (9)102）若相加之和在）若相加之和在10 15 之間，本位還要進行加之間，本位還要進行加6修正，修正，而進位是在進行加而進位是在進行加6修正時產(chǎn)生的。修正時產(chǎn)生的。 10 A + B = COS3S2S1S0 15 ，需要修正，需要修正+6。3）若相加之和在）若相加之和在16 18之間，向高位的進位會在相之間，向高位的進位會在相加過程中給出，對本位也需要進行加加過程中給出，對本位也需要進行加6修正。修正。 第四章第四章 小結(jié)小結(jié)本章主要介紹二部分內(nèi)容本章主要介紹二部分內(nèi)容:*奇偶校驗器奇偶校驗器1 奇偶校驗電路奇偶校驗電路利用異或門可進行奇偶校驗。利用異或門可進行奇偶校驗。異或門：異或門：F=P1 P2 在數(shù)字通信或計算機系統(tǒng)中，二進制信息在傳輸在數(shù)字通信或計算機系統(tǒng)中，二進制信息在傳輸中可能會出現(xiàn)差錯（中可能會出現(xiàn)差錯（“1”變?yōu)樽優(yōu)椤?”，或，或“0”變?yōu)樽優(yōu)椤?”）。為了檢驗和糾正這種差錯，常用的方法是采）。為了檢驗和糾正這種差錯，常用的方法是采用用奇偶校驗器奇偶校驗器。擴展擴展：n個輸入經(jīng)異或門運算個輸入經(jīng)異或門運算下面以奇校驗為例來進行下面以奇校驗為例來進行討論：討論：發(fā)送端發(fā)送端奇校驗位：奇校驗位： P = P1 P2 P3 校驗碼產(chǎn)生電路校驗碼產(chǎn)生電路當當F=P1 P2 P3 Pn時，時，