第9章 時序邏輯電路課件

1、 掌握時序邏輯電路的分析方法；掌握時序邏輯電路的分析方法； 掌握計數(shù)器典型芯片的原理、邏輯功能和使用；掌握計數(shù)器典型芯片的原理、邏輯功能和使用； 了解寄存器典型芯片的原理、邏輯功能和使用了解寄存器典型芯片的原理、邏輯功能和使用 。本章學習要求本章學習要求 第第9章章 時序邏輯電路時序邏輯電路 9.1 概述概述 9.2 計數(shù)器計數(shù)器 9.3 寄存器寄存器 9.4 實驗實驗1 寄存器的功能測試寄存器的功能測試 9.5 實驗實驗2 計數(shù)器的功能測試計數(shù)器的功能測試 9.6 綜合實訓綜合實訓 搶答器的分析與設計搶答器的分析與設計 9.7 數(shù)字電路原理圖的識圖數(shù)字電路原理圖的識圖 9.8 本章小結本章小

2、結 9.9 習題習題本章大綱本章大綱 1時序邏輯電路的特點和分類 按照電路狀態(tài)轉換情況不同，時序電路分為同步時序電路和異步時序電路兩大類。同步時序電路中所有觸發(fā)器的時鐘端由同一時鐘脈沖直接驅(qū)動，各觸發(fā)器同時進行翻轉。 按照電路中輸出變量是否和輸入變量直接相關，時序電路又分為米里（Mealy）型電路和莫爾（Moore）型電路。米里型電路的外部輸出Z既與觸發(fā)器的狀態(tài)Qn有關，又與外部輸入X有關。而莫爾型電路的外部輸出Z僅與觸發(fā)器的狀態(tài)Qn有關，與外部輸入X無關。 由觸發(fā)器作存儲器件的時序電路的基本結構框圖如圖9-1所示 。9.1 概述概述 2時序邏輯的表示方式（1）邏輯函數(shù)：一般需用三組邏輯函數(shù)表

3、示時序邏輯。 輸出方程：Z（tn）=fX（tn），Q（tn），為組合邏輯部分的輸出函數(shù)表達式； 驅(qū)動方程：W（tn）=gX（tn），Q（tn），為各觸發(fā)器輸入端的信號函數(shù)表達式； 特性方程：Q（tn+1）=hW（tn），Q（tn），為表達觸發(fā)器邏輯功能的函數(shù)表達式。圖9-1 時序電路的基本結構框圖（2）狀態(tài)轉換表（3）狀態(tài)轉換圖（4）時序波形圖3時序邏輯電路的分析方法 分析時序邏輯電路的一般步驟：（1）觀察邏輯圖，明確時鐘驅(qū)動情況，是同步還是異步時序邏輯電路。分析每個觸發(fā)器的觸發(fā)方式，分清輸入變量和輸出變量，組合電路和記憶電路部分。（2）根據(jù)給定的時序邏輯圖寫出下列各邏輯方程式： 各觸發(fā)器的時

4、鐘方程 時序電路的輸出方程 各觸發(fā)器的驅(qū)動方程（3）將驅(qū)動方程代入相應觸發(fā)器的特性方程，求得各觸發(fā)器的次態(tài)方程，也就是時序邏輯電路的狀態(tài)方程。（4）根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出狀態(tài)圖或時序圖。（5）根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯功能?！纠?-1】 分析圖9-2所示的時序邏輯電路。圖9-2 同步時序邏輯電路圖解： 可以看出圖9-2為同步時序邏輯電路。圖中的兩個觸發(fā)器都接至同一個時鐘脈沖源CP，所以各觸發(fā)器的時鐘方程可以不寫。（1）寫出輸出方程：（2）寫出驅(qū)動方程：10()nnZXQQ01nJXQ01K 10nJXQ11K （3）寫出JK觸發(fā)器的特性方程

5、 ，然后將各驅(qū)動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：1nnnQJQKQ10000010()nnnnnQJ QK QXQ Q11111101()nnnnnQJ QK QXQQ（4）作狀態(tài)轉換表及狀態(tài)圖 由于輸入控制信號X可取1，也可取0，所以分兩種情況列狀態(tài)轉換表和畫狀態(tài)圖。 當X=0時， 將X=0代入輸出方程和觸發(fā)器的次態(tài)方程，則輸出方程簡化為： ；觸發(fā)器的次態(tài)方程簡化為： ， 。 設電路的現(xiàn)態(tài)為 ，依次代入上述觸發(fā)器的次態(tài)方程和輸出方程中進行計算，得到電路的狀態(tài)轉換表見表9-1。 根據(jù)表9-1所示的狀態(tài)轉換表可得狀態(tài)轉換圖如圖9-3所示。10nnZQ Q1010nnnQQ Q

6、1101nnnQQ Q1000nnQ Q 表9-1X=0時的狀態(tài)表 現(xiàn) 態(tài)次 態(tài)輸 出Z0 00 11 00 11 00 00011Qn0Qn11Qn10Qn1Q Q0000110/0/0/16.2.3 X=0時的狀態(tài)圖 圖9-3 X=0時的狀態(tài)轉換圖 當X=1時， 輸出方程簡化為： ； 觸發(fā)器的次態(tài)方程簡化為： ， 計算可得電路的狀態(tài)轉換表如表9-2所示，狀態(tài)圖如圖9-4所示。10nnZQ Q1010nnnQQ Q1101nnnQQ Q表9-2X=1時的狀態(tài)表 現(xiàn) 態(tài)次 態(tài)輸 出Y0 01 00 11 00 10 01001Qn11Qn11Qn10QnQ/06.2.4 X=1時的狀態(tài)圖/0/

7、101110000Q圖9-4 X=1時的狀態(tài)轉換圖（5）畫電路的時序波形圖，如圖9-5所示。圖9-5 電路的時序波形圖（6）分析邏輯功能 該電路一共有3個狀態(tài)00、01、10。當X=0時，按照加1規(guī)律從00011000循環(huán)變化，并每當轉換為10狀態(tài)（最大數(shù)）時，輸出Z=1。當X=1時，按照減1規(guī)律從10010010循環(huán)變化，并每當轉換為00狀態(tài)（最小數(shù)）時，輸出Z=1。所以該電路是一個可控的3進制計數(shù)器，當X=0時，作加法計數(shù)，Z是進位信號；當X=1時，作減法計數(shù)，Z是借位信號。圖9-5 電路的時序波形圖 異步時序邏輯電路的分析與同步時序邏輯電路分析方法基本相同，但應注意兩個特點： 異步時序邏

8、輯電路中沒有統(tǒng)一的時鐘脈沖，因此，分析時必須寫出時鐘方程； 需要分析有效狀態(tài)、偏離狀態(tài)以及自啟動特性。 計數(shù)器在數(shù)字系統(tǒng)中應用十分廣泛，不僅能統(tǒng)計輸入脈沖的個數(shù)，還可以用作分頻、定時、產(chǎn)生節(jié)拍脈沖等。 計數(shù)器按計數(shù)進制可分為二進制計數(shù)器和非二進制計數(shù)器，其中非二進制計數(shù)器中最典型的是十進制計數(shù)器；按數(shù)字的增減趨勢可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器；按計數(shù)器中觸發(fā)器翻轉是否與計數(shù)脈沖同步可分為同步計數(shù)器和異步計數(shù)器。9.2 計數(shù)器計數(shù)器 9.2.1 二進制計數(shù)器 按照二進制數(shù)的順序進行計數(shù)的計數(shù)器稱為二進制計數(shù)器。二進制計數(shù)器由n位觸發(fā)器組成，其計數(shù)模數(shù)為2n，計數(shù)的范圍為02n -1。1

9、二進制異步加法計數(shù)器圖9-6 由JK觸發(fā)器構成的4位異步二進制加法計數(shù)器圖9-7 時序波形圖2二進制異步減法計數(shù)器 圖9-8 D觸發(fā)器組成的4位異步二進制減法計數(shù)器的邏輯圖3二進制同步加法計數(shù)器 圖9-9 4位同步二進制加法計數(shù)器的邏輯圖4二進制同步減法計數(shù)器 4位二進制同步減法計數(shù)器的翻轉規(guī)律與4位二進制同步加法計數(shù)器相似，只要將圖9-9所示電路的各觸發(fā)器的驅(qū)動方程進行修改。5二進制同步可逆計數(shù)器圖9-10 4位二進制同步可逆計數(shù)器的邏輯圖 9.2.2 集成二進制計數(shù)器 1集成二進制計數(shù)器芯片介紹（1）4位二進制同步加法計數(shù)器74161 圖9-11為74161的內(nèi)部電路原理結構，圖9-12為

10、其引腳圖，功能表見表9-4。 圖9-11 74161的內(nèi)部電路原理結構圖9-12 74161的引腳圖表9-474161的功能表清 零預 置使 能時 鐘預置數(shù)據(jù)輸入輸 出工 作 模 式RDLDEP ETCPD3 D2 D1 D0Q3 Q2 Q1 Q0011110111 0 01 1 d3 d2 d1 d0 0 0 0 0d3 d2 d1 d0保持保持計數(shù)異步清零同步置數(shù)數(shù)據(jù)保持數(shù)據(jù)保持加法計數(shù)（2）4位二進制同步可逆計數(shù)器74191圖9-13 74191的引腳圖2集成計數(shù)器的應用（1）計數(shù)器的級聯(lián)表9-574191的功能表預 置使 能加/減控制時 鐘預置數(shù)據(jù)輸入輸 出工 作 模 式LDEN D/

11、CPD3 D2 D1 D0Q3 Q2 Q1 Q0011110001d3 d2 d1 d0 d3 d2 d1 d0保持加法計數(shù)減法計數(shù)異步置數(shù)數(shù)據(jù)保持加法計數(shù)減法計數(shù)U圖9-14 74161同步級聯(lián)組成8位二進制同步加法計數(shù)器（2）組成分頻器 圖9-15 74191異步級聯(lián)組成8位二進制可逆計數(shù)器D13DD3DCPQ Q00RCO74161(4)L21ETQDQR2DEP1RRCO0CP0D3DDD1QQETQ3DQEPL1D1274161(3)2QCP332Q1EP74161(2)D0D2DQD10QDRETLRCOD3RQ1DQDCP0EPD1L2D1RCO3ETDQD074161(1)2Q

12、=32768Hz111111ff=1Hz圖9-16 74161組成的分頻器的邏輯電路 十進制計數(shù)器：十進制計數(shù)器： 寄存器中用的記憶部件是觸發(fā)器，每個觸發(fā)器只能存1位二進制碼。 根據(jù)作用的不同，寄存器可分為移位寄存器和數(shù)碼寄存器。數(shù)碼寄存器是指存儲二進制數(shù)碼的時序電路組件，它具有接收和寄存二進制數(shù)碼的邏輯功能。集成觸發(fā)器就是可以存儲1位二進制數(shù)的寄存器。用n個觸發(fā)器就可以存儲n位二進制數(shù)。 根據(jù)接收數(shù)碼的方式不同，寄存器可分為單拍式和雙拍式。單拍式是接收數(shù)據(jù)后直接把觸發(fā)器置為相應的數(shù)據(jù)，不考慮初態(tài)。雙拍式是在接收數(shù)據(jù)之前，先用復“0”脈沖把所有的觸發(fā)器恢復為“0”，第二拍把觸發(fā)器置為接收的數(shù)據(jù)

13、。9.3 寄存器寄存器 9.3.1 移位寄存器 移位寄存器是數(shù)字系統(tǒng)和計算機中應用很廣泛的基本邏輯部件，具有數(shù)碼寄存和移位兩種功能。在移位脈沖的作用下，數(shù)碼向左移一位，則稱為左移，反之則稱為右移。移位寄存器有單向移位寄存器和雙向移位寄存器兩種，可以用D或JK觸發(fā)器組成。1單向移位寄存器（1）右移寄存器 圖9-17 D觸發(fā)器組成的4位右移寄存器 表9-6右移寄存器的狀態(tài)表移 位 脈 沖輸 入 數(shù) 碼輸 出CPDQ0 Q1 Q2 Q301234111010 0 0 01 0 0 01 1 0 00 1 1 01 0 1 1（2）左移寄存器D觸發(fā)器構成的4位左移寄存器如圖9-18所示。圖9-18 D

14、觸發(fā)器構成的4位左移寄存器 2.雙向移位寄存器圖9-19 D觸發(fā)器組成的4位雙向移位寄存器 9.3.2 集成移位寄存器 14位集成數(shù)碼寄存器74LSl75 圖9-20 4位集成寄存器74LSl75引腳圖 表9-774LS175的功能表清 零時 鐘輸 入輸 出工 作 模 式RDCPD0 D1 D2 D3Q0 Q1 Q2 Q3 011110 D0 D1 D2 D3 0 0 0 0D0 D1 D2 D3保持保持異步清零數(shù)碼寄存數(shù)據(jù)保持數(shù)據(jù)保持 24位集成移位寄存器74194 圖9-21 集成移位寄存器74194的引腳圖 3集成移位寄存器的應用 圖9-22 用兩片74LS194接成8位雙向移位寄存器數(shù)

15、碼寄存器：數(shù)碼寄存器：9.4 實驗實驗1 寄存器的功能測試寄存器的功能測試 一一 實驗目的實驗目的1.了解移位寄存器的邏輯功能及常用的集成移位寄存器；2.掌握移位寄存器的應用方法。二 實驗器材數(shù)字邏輯實驗箱，雙蹤示波器，數(shù)字萬用表，元器件：74LS194、74LS00，導線若干 1. 功能測試 按圖9-23連接電路，并按下表9-9改變0/1開關邏輯值，記錄輸出邏輯值。表中CP=0表示不按A/B按鈕，CP=1表示0/1開關設定后按A/B按鈕。三 實驗步驟圖9-23 移位寄存器的實驗線路2.構成環(huán)形計數(shù)器 圖9-23中， =1，D3D2D1D0=0001，Q3與DSL相連。預置寄存器狀態(tài)為0001

16、后，使S1S0=10，按動A/B按鍵，觀察寄存器狀態(tài)變化，并記錄，分析其實現(xiàn)的功能。三 實驗步驟DR2.構成環(huán)形計數(shù)器 圖9-23中， =1，D3D2D1D0=0001，Q3與DSL相連。預置寄存器狀態(tài)為0001后，使S1S0=10，按動A/B按鍵，觀察寄存器狀態(tài)變化，并記錄，分析其實現(xiàn)的功能。三 實驗步驟DR三 實驗步驟表9-9移位寄存器的實驗表S1 S0DSL DSRCPQ3 Q2 Q1 Q011 11 1101 11 1011 11 0011 11 0111 01 0011 01 0111 00 1110 10 1010 10 1110 11 0110 01 0010 01 0101 0

17、1 00DR四 預習與思考 1.在送數(shù)后，若要使輸出端改成另外的數(shù)碼，是否一定要使寄存器清零？2.使寄存器清零，除采用輸入低電平外，可否采用左移的方法？1.74LS194功能測試結論；2.總結移位寄存器邏輯功能，畫出波形圖。五 實驗報告9.5 實驗實驗2 計數(shù)器的功能測試計數(shù)器的功能測試 一一 實驗目的實驗目的1. 熟悉集成計數(shù)器邏輯功能和各控制端作用；2.掌握計數(shù)器的使用方法。二 實驗器材雙蹤示波器、數(shù)字邏輯實驗箱、74LS161。1.計數(shù)器功能測試 按圖9-24連接電路。使0/1開關全部為“1”，按動A/B開關，觀察LED顯示狀態(tài)，并作記錄； 在輸出狀態(tài)非全“1”情況下，LD端所接0/1開

18、關變?yōu)椤?”，觀察LED顯示狀態(tài)，按動A/B開關后，再觀察LED顯示狀態(tài)；改變預置數(shù)再觀察按動A/B開關前后LED顯示狀態(tài)； 將RD端所接0/1開關變?yōu)椤?”，觀察LED顯示狀態(tài)； 使0/1開關全部為“1”，使能端（ET、EP）接低電平，按動A/B開關，觀察能否實現(xiàn)計數(shù)。2.按圖9-25連接電路，CP接A/B開關，觀察計數(shù)狀態(tài)的變化過程，并記錄該狀態(tài)循環(huán)。三 實驗內(nèi)容及步驟三 實驗內(nèi)容及步驟 圖9-24 計數(shù)器功能測試 圖9-25 計數(shù)狀態(tài)的變化三 實驗內(nèi)容及步驟 3.按圖9-26接線，測試該電路實現(xiàn)的邏輯功能。圖9-26 測試電路四 預習與思考 1.熟悉芯片各引腳排列；2.復習構成模長M進制

19、計數(shù)器的原理；3.實驗前設計好實驗所用電路，畫出實驗用的接線圖。1.給出74LS161功能測試結論；2.給出圖9-25、圖9-26電路實現(xiàn)的模長；3.總結測試過程中出現(xiàn)的問題及解決辦法。五 實驗報告9.6 綜合實訓綜合實訓 搶答器的分析與設計搶答器的分析與設計 一一 實訓目的實訓目的1.熟悉數(shù)字系統(tǒng)設計的一般方法；2.掌握數(shù)字搶答器的設計；3.熟悉元器件及邏輯部件的應用。視頻：搶答器的分析與設計視頻：搶答器的分析與設計二 設計要求 設計一個多路智力競賽搶答器，可同時供8名選手參加比賽，并具有定時搶答功能。（1）可供8名選手進行搶答，每人1個按鈕；（2）開始搶答后，除第一搶答者的按鈕外，其他搶答

20、按鈕不起作用。（3）設置一個主持人操作的開關，有“復位”和“開始”功能，“復位”時不能搶答；（4）主持人置開關為“開始”后，開始搶答，第一信號鑒別鎖存電路得到信號后，該參賽者對應的指示燈亮，并用數(shù)碼管顯示搶答者的編號；（5）設置定時電路，開始搶答后，9秒內(nèi)未搶答，自動鎖定搶答器，如9秒內(nèi)有人搶答，則鎖定計數(shù)值。三 實訓器材示波器，萬用表，函數(shù)發(fā)生器，元器件：74LS148、74LS192、74LS00、74LS121、共陰極數(shù)碼管，導線若干。1.搶答器電路 該電路完成兩個功能： 分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時譯碼顯示電路顯示編號； 禁止其他選手按鍵操作。 利用8線3線優(yōu)先編

21、碼器47LS148實現(xiàn)。2.定時電路 由主持人設定一次搶答的時間，通過預置時間電路對計數(shù)器進行預置，計數(shù)器的時鐘脈沖由秒脈沖電路提供。 可預置時間的電路選用十進制同步加減計數(shù)器74LS192進行設計。3.時序控制電路時序控制電路是搶答器設計的關鍵，它要完成以下三項功能：四 設計原理 主持人將控制開關撥到“開始”位置時，揚聲器發(fā)聲，搶答電路和定時電路進入正常搶答工作狀態(tài)； 當參賽選手按動搶答鍵時，揚聲器發(fā)聲，搶答電路和定時電路停止工作； 當設定的搶答時間到，無人搶答時，揚聲器發(fā)聲，同時搶答電路和定時電路停止工作。 搶答器的原理圖如圖9-27所示。四 設計原理 四 設計原理 搶 答 按 鈕 主 持

22、 人 開 關 控 制 電 路 第一信號鑒別電路 搶答者指 示燈電路 搶答者 顯示 音響電路 計時電路 時間顯示電路 S 0 S 7 Start 搶答者 編碼 搶答者 譯碼 圖9-27 搶答器的原理圖1.設計定時搶答器的整機邏輯電路圖；畫出定時搶答器的所有電路原理圖和整機PCB圖；2.組裝調(diào)試搶答器電路；3.設計可預置時間的定時電路，并進行組裝和調(diào)試：當輸入1Hz的時鐘脈沖信號時，要求電路能進行減計時；當減計時到零時，能輸出低電平有效的定時時間到信號；4.定時搶答器電路聯(lián)調(diào)。注意各部分電路之間的時序配合關系，然后檢查電路各部分的功能，使其滿足設計要求。五 實訓內(nèi)容及步驟 1.在數(shù)字搶答器中，如何將序號為0的參賽者編號，在七段數(shù)碼管上改為顯示8？2.定時搶答器的擴展功能還有哪些？舉例說明，并設計電路。3.定時搶答器中，有哪些電路會產(chǎn)生脈沖干擾？應該如何消除干擾？六 預習要求 數(shù)字邏輯電路的讀圖步驟和其他