第10章并行和串行接口電路

1、第10章 并行和串行接口電路第10章 并行和串行接口電路10.1 概述概述 10.2 可編程并行接口電路可編程并行接口電路Intel 8255A 10.3 可編程串行接口電路可編程串行接口電路Intel 8251A 習(xí)題習(xí)題10 第10章 并行和串行接口電路10.1 概述概述10.1.1 并行通信并行通信 1. 并行接口并行接口 并行通信由并行接口來完成的，在并行數(shù)據(jù)傳輸中并行接口連接CPU與并行外設(shè)的通道，并行接口中各位數(shù)據(jù)都是并行傳輸?shù)模宰止?jié)（或字）為單位與I/O設(shè)備或被控對象進行數(shù)據(jù)交換。并行通信以同步方式傳輸，其特點是：傳輸速度快；硬件開銷大；只適合近距離傳輸。一個并行接口中包括狀

2、態(tài)信息、控制信息和數(shù)據(jù)信息。第10章 并行和串行接口電路 狀態(tài)信息 狀態(tài)信息表示外設(shè)當(dāng)前所處的工作狀態(tài)。例如，準(zhǔn)備好信號表示輸入設(shè)備已經(jīng)準(zhǔn)備好信息，可以和CPU交換數(shù)據(jù)；忙信號(BUSY)表示輸出設(shè)備正在輸出信息，即在“忙”著，同時也等于指示CPU要處于等待狀態(tài)。 控制信息 控制信息是由CPU發(fā)出的，用于控制外設(shè)接口的工作方式以及外設(shè)的啟動和停機信息等。第10章 并行和串行接口電路 數(shù)據(jù)信息 CPU與并行外設(shè)數(shù)據(jù)交換的內(nèi)容。 狀態(tài)信息、控制信息和數(shù)據(jù)信息，通常都是通過數(shù)據(jù)總線傳送，這些信息在外設(shè)接口中分別存取在不同的口中。所謂口是指可以由CPU讀、寫的寄存器，這些口分別是狀態(tài)口、控制口和數(shù)據(jù)口

3、，它們分別用來存放狀態(tài)信息、控制信息和數(shù)據(jù)信息。對于一個外設(shè)接口，常常需要幾個口才能滿足和協(xié)調(diào)外部設(shè)備的工作與要求，圖10.1是一個典型的并行接口與CPU、外設(shè)的連接圖。第10章 并行和串行接口電路圖10.1 并行接口與CPU、外設(shè)的連接控制寄存器狀態(tài)寄存器輸入緩沖寄存器輸出緩沖寄存器CPU總線系統(tǒng)輸入設(shè)備輸出設(shè)備數(shù)據(jù)總線輸出數(shù)據(jù)準(zhǔn)備好輸入數(shù)據(jù)準(zhǔn)備好中斷請求地 址譯碼器復(fù)位地址總線AENCSA0A1IORIOW輸入數(shù)據(jù)輸入數(shù)據(jù)準(zhǔn)備好輸入應(yīng)答輸出數(shù)據(jù)輸出數(shù)據(jù)準(zhǔn)備好輸出應(yīng)答第10章 并行和串行接口電路 2. 并行接口的組成并行接口的組成 狀態(tài)寄存器 狀態(tài)寄存器用來存放外設(shè)的信息，CPU通過訪問這個

4、寄存器來了解某個外設(shè)的狀態(tài)，進而控制外設(shè)的工作，以便與外設(shè)進行數(shù)據(jù)交換。 控制寄存器 并行接口中有一個控制寄存器，CPU對外設(shè)的操作命令都寄存在控制寄存器中。第10章 并行和串行接口電路 數(shù)據(jù)緩沖寄存器 在并行接口中還設(shè)置了輸入緩沖寄存器和輸出緩沖寄存器，緩沖器是用來暫存數(shù)據(jù)。因為外設(shè)與CPU交換數(shù)據(jù)，CPU的速度遠(yuǎn)遠(yuǎn)高于外設(shè)的速度。例如，打印機的打印速度與CPU的速度相差的遠(yuǎn)不止是一個數(shù)量級，在并行接口中設(shè)置緩沖器，把要傳送的數(shù)據(jù)先放入緩沖器中，打印機按照安排好的打印隊列進行打印，這樣可以保證輸入，輸出數(shù)據(jù)的可靠性。第10章 并行和串行接口電路 3. 數(shù)據(jù)輸入過程數(shù)據(jù)輸入過程 數(shù)據(jù)輸入過程，

5、指的是外設(shè)向CPU輸入數(shù)據(jù)。 當(dāng)外設(shè)將數(shù)據(jù)通過數(shù)據(jù)輸入線送給接口時，先使?fàn)顟B(tài)線“輸入數(shù)據(jù)準(zhǔn)備好”為高電平。然后通過接口把數(shù)據(jù)接收到輸入緩沖寄存器中，同時把“輸入回答”信號置成高電平“1”，并發(fā)給外設(shè)。 外設(shè)接到回答信號后，將撤消“輸入數(shù)據(jù)準(zhǔn)備好”的信號。當(dāng)接口收到數(shù)據(jù)后，會在狀態(tài)寄存器中設(shè)置“準(zhǔn)備好輸入”狀態(tài)位，以便CPU對其進行查詢。第10章 并行和串行接口電路 接口向CPU發(fā)出一個中斷請求信號，這樣CPU可以用軟件查詢方式，也可以用中斷的方式將接口中的數(shù)據(jù)輸入到CPU中。 CPU在接收到數(shù)據(jù)后，將“準(zhǔn)備好輸入”的狀態(tài)位自動清除，并使數(shù)據(jù)總線處于高阻狀態(tài)。準(zhǔn)備外設(shè)向CPU輸入下一個數(shù)據(jù)。第1

6、0章 并行和串行接口電路 4. 數(shù)據(jù)輸出過程數(shù)據(jù)輸出過程 數(shù)據(jù)輸出過程，指的是CPU向外設(shè)輸出數(shù)據(jù)。 當(dāng)外設(shè)從接口接收到一個數(shù)據(jù)后，接口的輸出緩沖寄存器“空”，使?fàn)顟B(tài)寄存的“輸出數(shù)據(jù)準(zhǔn)備好”狀態(tài)位置成高電平“1”，這表示CPU可以向外設(shè)接口輸出數(shù)據(jù)，這個狀態(tài)位可供CPU查詢。 此時接口也可向CPU發(fā)出一個中斷請求信號，同上面的輸入過程相同，CPU可以用軟件查詢方式，也可以用中斷的方式將CPU中的數(shù)據(jù)通過接口輸出到外設(shè)中。當(dāng)輸出數(shù)據(jù)送到接口的輸出緩沖寄存器后，再輸出到外設(shè)。第10章 并行和串行接口電路 與此同時，接口向外設(shè)發(fā)送一個啟動信號，啟動外設(shè)接收數(shù)據(jù)。外設(shè)接收到數(shù)據(jù)后，向接口回送一個“輸出

7、回答”信號。 接口電路收到該信號后，自動將接口狀態(tài)寄存器中的“準(zhǔn)備好輸出”狀態(tài)位重新置為高電平“1”，通知CPU可以向外設(shè)輸出下一個數(shù)據(jù)。第10章 并行和串行接口電路10.1.2 串行通信串行通信 串行通信是微機和外部設(shè)備交換信息的方式之一。所謂串行通信是通過一位一位地進行數(shù)據(jù)傳輸來實現(xiàn)通信。與并行通信相比，串行通信具有傳輸線少，成本低等優(yōu)點，適合遠(yuǎn)距離傳送。缺點是速度慢，若并行傳送n位數(shù)據(jù)需時間T，則串行傳送的時間最少為nT。在實際傳輸中，是通過一對導(dǎo)線傳送信息。在傳輸中每一位數(shù)據(jù)都占據(jù)一個固定的時間長度。 1. 串行接口的組成串行接口的組成 串行接口是通過系統(tǒng)總線和CPU相連，串行接口部件

8、的典型結(jié)構(gòu)如圖10.2所示。主要由控制寄存器、狀態(tài)寄存器、數(shù)據(jù)輸入寄存器和數(shù)據(jù)輸出寄存器4部分組成。第10章 并行和串行接口電路圖10.2 串行接口與CPU、外設(shè)的連接控制寄存器狀態(tài)寄存器數(shù)據(jù)輸入寄存器數(shù)據(jù)輸出寄存器CPU總線系統(tǒng)數(shù)據(jù)總線RxRDY地 址譯碼器復(fù)位地址總線AENIORIOW串行數(shù)據(jù)輸入TxRDY串入并出并入串出CSDC/接收時鐘串行數(shù)據(jù)輸出發(fā)送時鐘MODEM控制第10章 并行和串行接口電路 控制寄存器 控制寄存器用來保存決定接口工作方式的控制信息。 狀態(tài)寄存器 狀態(tài)寄存器中的每一個狀態(tài)位都可以用來標(biāo)識傳輸過程中某一種錯誤或當(dāng)前傳輸狀態(tài)。 第10章 并行和串行接口電路 數(shù)據(jù)寄存器

9、 數(shù)據(jù)輸入寄存器：在輸入過程中，串行數(shù)據(jù)一位一位地從傳輸線進入串行接口的移位寄存器，經(jīng)過串入并出(串行輸入并行輸出)電路的轉(zhuǎn)換，當(dāng)接收完一個字符之后，數(shù)據(jù)就從移位寄存器傳送到數(shù)據(jù)輸入寄存器，等待CPU讀取。第10章 并行和串行接口電路 數(shù)據(jù)輸出寄存器：在輸出過程中，當(dāng)CPU輸出一個數(shù)據(jù)時，先送到數(shù)據(jù)輸出緩沖寄存器，然后，數(shù)據(jù)由輸出寄存器傳到移位寄存器，經(jīng)過并入串出(并行輸入串行輸出)電路的轉(zhuǎn)換一位一位地通過輸出傳輸線送到對方。 串行接口中的數(shù)據(jù)輸入移位寄存器和數(shù)據(jù)輸出移位寄存器是為了和數(shù)據(jù)輸入緩沖寄存器和數(shù)據(jù)輸出緩沖寄存器配對使用的。 在學(xué)習(xí)串行通信方式時，很有必要了解一下有關(guān)串行通信中的一些

10、基本概念，這里僅做簡單介紹。第10章 并行和串行接口電路 2. 串行通信中使用的術(shù)語串行通信中使用的術(shù)語 發(fā)送時鐘和接收時鐘 把二進制數(shù)據(jù)序列稱為比特組，由發(fā)送器發(fā)送到傳輸線上，再由接收器從傳輸線上接收。二進制數(shù)據(jù)序列在傳輸線上是以數(shù)字信號形式出現(xiàn)，即用高電平表示二進制數(shù)1，低電平表示二進制數(shù)0。而且每一位持續(xù)的時間是固定的，在發(fā)送時是以發(fā)送時鐘作為數(shù)據(jù)位的劃分界限，在接收時是以接收時鐘作為數(shù)據(jù)位的檢測。 第10章 并行和串行接口電路 發(fā)送時鐘：串行數(shù)據(jù)的發(fā)送由發(fā)送時鐘控制，數(shù)據(jù)發(fā)送過程是：把并行的數(shù)據(jù)序列送入移位寄存器，然后通過移位寄存器由發(fā)送時鐘觸發(fā)進行移位輸出，數(shù)據(jù)位的時間間隔可由發(fā)送時

11、鐘周期來劃分。 接收時鐘：串行數(shù)據(jù)的接收是由接收時鐘來檢測，數(shù)據(jù)接收過程是：傳輸線上送來的串行數(shù)據(jù)序列由接收時鐘作為移位寄存器的觸發(fā)脈沖，逐位打入移位寄存器。第10章 并行和串行接口電路 DTE和DCE 數(shù)據(jù)終端設(shè)備(data terminal equipment，DTE)：是對屬于用戶所有聯(lián)網(wǎng)設(shè)備和工作站的統(tǒng)稱，它們是數(shù)據(jù)的源或目的或者即是源又是目的。例如：數(shù)據(jù)輸入/輸出設(shè)備，通信處理機或各種大、中、小型計算機等。DTE可以根據(jù)協(xié)議來控制通信的功能。第10章 并行和串行接口電路 數(shù)據(jù)電路終端設(shè)備或數(shù)據(jù)通信設(shè)備(data circuit-terminating equipment或data c

12、ommunication equipment，DCE)：前者為CCITT標(biāo)準(zhǔn)所用，后者為EIA標(biāo)準(zhǔn)所用。DCE是對網(wǎng)絡(luò)設(shè)備的統(tǒng)稱，該設(shè)備為用戶設(shè)備提供入網(wǎng)的連接點。自動呼叫/應(yīng)答設(shè)備、調(diào)制解調(diào)器Modem和其他一些中間設(shè)備均屬DCE。 信道 信道是傳輸信息所經(jīng)過的通道,是連接2個DTE的線路,它包括傳輸介質(zhì)和有關(guān)的中間設(shè)備。 第10章 并行和串行接口電路 3. 串行通信中的工作方式串行通信中的工作方式 串行通信中的工作方式分為：單工通信方式、半雙工通信方式和全雙工通信方式 單工工作方式 在這種方式下，傳輸?shù)木€路用一根線連接，通信的一端連接發(fā)送器，另一端連接接收器，即形成單向連接，只允許數(shù)據(jù)按照

13、一個固定的方向傳送，如圖10.3（a）所示。即數(shù)據(jù)只能從A站點傳送到B站點，而不能由B站點傳送到A站點。單工通信類似無線電廣播，電臺發(fā)送信號，收音機接收信號。收音機永遠(yuǎn)不能發(fā)送信號。第10章 并行和串行接口電路 半雙工工作方式 如果在傳輸?shù)倪^程中依然用一根線連接，這樣在某一個時刻，只能進行發(fā)送，或只能進行接收。由于是一根線連接，發(fā)送和接收不可能同時進行，這種傳輸方式稱為半雙工工作方式，如圖10.3(b)所示。半雙工通信工方式類似對講機，某時刻A方發(fā)送B方接收，另一時刻B方發(fā)送A方接收，雙方不能同時進行發(fā)送和接收。第10章 并行和串行接口電路圖10.3 串行通信工作方式發(fā)送器接收器單工方式A站點

14、B站點發(fā)送器接收器A站點發(fā)送器接收器B站點發(fā)送器接收器A站點接收器發(fā)送器B站點(a)(b)(c)第10章 并行和串行接口電路 全雙工工作方式 對于相互通信的雙方，都可以是接收器也都可以是發(fā)送器。分別用2根獨立的傳輸線(一般是雙絞線，或同軸電纜)來連接發(fā)送信號和接收信號，這樣發(fā)送方和接收方可同時進行工作，稱為全雙工的工作方式，如圖10.3(c)所示。全雙工通信工方式類似電話機，雙方可以同時進行發(fā)送和接收。第10章 并行和串行接口電路 4. 同步通信和異步通信方式同步通信和異步通信方式 串行通信分為2種類型：一種是同步通信方式，另一種是異步通信方式。 同步通信方式 同步通信方式的特點是：由一個統(tǒng)一

15、的時鐘控制發(fā)送方和接收方，若干字符組成一個信息組，字符要一個接著一個傳送；沒有字符時，也要發(fā)送專用的“空閑”字符或者是同步字符，因為同步傳輸時，要求必須連續(xù)傳送字符，每個字符的位數(shù)要相同，中間不允許有間隔。同步傳輸?shù)奶卣魇牵涸诿拷M信息的開始(常稱為幀頭)要加上l一2個同步字符，后面跟著8位的字符數(shù)據(jù)。同步通信的數(shù)據(jù)格式如圖10.4所示。第10章 并行和串行接口電路圖10.4 同步通信字符格式 傳送時每個字符的后面是否要奇、偶校驗，由初始化時設(shè)同步方式字決定。01111110011111108位數(shù)據(jù) 8位數(shù)據(jù) 8位數(shù)據(jù)8位數(shù)據(jù) 01111110同步字符1同步字符2數(shù)據(jù)結(jié)束標(biāo)志第10章 并行和串行

16、接口電路 異步通信方式 異步通信的特點是：字符是一幀一幀的傳送，每一幀字符的傳送靠起始位來同步。在數(shù)據(jù)傳輸過程中，傳輸線上允許有空字符。所謂異步通信，是指通信中兩個字符的時間間隔是不固定的，而在同一字符中的兩個相鄰代碼間的時間間隔是固定的通信。異步通信中發(fā)送方和接收方的時鐘頻率也不要求完全一樣，但不能超過一定的允許范圍，異步傳輸時的數(shù)據(jù)格式如圖10.5所示。第10章 并行和串行接口電路圖10.5 異步通信字符格式0/1 0/1 0/10/1 0/1 0/1 0/1 0/1 0/1 0/1 0/11011100/1 0/1 0/1 7位數(shù)據(jù)奇偶校驗停止位起始位7位數(shù)據(jù)奇偶校驗停止位空閑 n位 起

17、始位7位數(shù)據(jù)第n1個字符第n個字符第n1個字符數(shù)據(jù)低位數(shù)據(jù)高位下降沿指示下一個字符開始第10章 并行和串行接口電路 字符的前面是一位起始位(低電平)，之后跟著58位的數(shù)據(jù)位，低位在前、高位在后。數(shù)據(jù)位后是奇、偶校驗位，最后是停止位(高電平)。是否要奇、偶校驗位，以及停止位設(shè)定的位數(shù)是1，1.5位或2位都由初始化時設(shè)置異步方式字來決定。第10章 并行和串行接口電路 5. 通信中必須遵循的規(guī)定通信中必須遵循的規(guī)定 字符格式的規(guī)定 通信中，傳輸字符的格式要按規(guī)定寫，圖10.5是異步通信的字符格式。在異步傳輸方式每個字符在傳送時，前面必須加一個起始位，后面必須加停止位來結(jié)束，停止位可以為1位，1.5位

18、，2位。奇、偶校驗位可以加也可以不加。第10章 并行和串行接口電路 比特率、波特率(baudrate) 比特率：比特率作為串行傳輸中數(shù)據(jù)傳輸速度的測量單位，用每秒傳輸?shù)亩M制數(shù)的位數(shù)bit/s(位/秒)來表示。 波特率：波特率是用來描述每秒鐘內(nèi)發(fā)生二進制信號的事件數(shù)，用來表示一個二進制數(shù)據(jù)位的持續(xù)時間。 第10章 并行和串行接口電路 有關(guān)在遠(yuǎn)距離傳輸時，數(shù)字信號送到傳輸介質(zhì)之前要調(diào)制為模擬信號，再用比特率來測量傳輸速度就不那么方便直觀了。因此引入波特率作為速率測量單位即：波特率1/二進制位的持續(xù)時間比特率可以大于或等于波特率，假定用正脈沖表示“1”，負(fù)脈沖表示“0”，這時比特率就等于波特率。假

19、如每秒鐘要傳輸10個數(shù)據(jù)位，則其速率為l0波特，若發(fā)送到傳輸介質(zhì)時，把每位數(shù)據(jù)用10個脈沖來調(diào)制，則比特率就為100b/s，即比特率大于波特率。第10章 并行和串行接口電路 發(fā)送時鐘與波特率的關(guān)系是：時鐘頻率72波特率(n可以是l，16，32，64。，2為波特率因子，是傳輸一位二進制數(shù)時所用的時鐘周期數(shù)。不同芯片的n由手冊中給出)。 波特率是表明傳輸速度的標(biāo)準(zhǔn)，國際上規(guī)定的一個標(biāo)準(zhǔn)的波特率系列是：110，300，600，1200，1800，2400，4800，9600，19200。大多數(shù)CRT顯示終端能在1109600波特率下工作，異步通信允許發(fā)送方和接收方的時鐘誤差或波特率誤差在45。第10

20、章 并行和串行接口電路 6.信號的調(diào)制與解調(diào)信號的調(diào)制與解調(diào) 計算機對數(shù)字信號的通信，要求傳輸線的頻帶很寬，但在實際的長距離傳輸中，通常是利用電話線來傳輸，電話線的頻帶一般都比較窄。為保證信息傳輸?shù)恼_，都普遍采用調(diào)制解調(diào)器(modem)來實現(xiàn)遠(yuǎn)距離的信息傳輸，現(xiàn)在還有很多家庭上網(wǎng)仍使用modem連接。第10章 并行和串行接口電路 調(diào)制解調(diào)器，顧名思義主要是完成調(diào)制和解調(diào)的功能。經(jīng)過調(diào)制器(modulator)可把數(shù)字信號轉(zhuǎn)換為模擬信號，經(jīng)過解調(diào)器(demodulator)把模擬信號轉(zhuǎn)換為數(shù)字信號。使用modem實現(xiàn)了對通信雙方信號的轉(zhuǎn)換過程，如圖10.6所示。現(xiàn)在modem的數(shù)據(jù)傳輸速率理論

21、值可達72Kb/s，而實際速率僅為33.6Kb/s。第10章 并行和串行接口電路圖10.6 調(diào)制與解調(diào)過程計算機AMODEMAMODEMB計算機B0 111100000 111100001010數(shù)字信號模擬信號數(shù)字信號電話線第10章 并行和串行接口電路10.2 可編程并行接口電路可編程并行接口電路Intel 8255A 并行接口電路，在早期的微機中與串行口、軟盤接口、硬盤接口等都放在一塊多功能接口卡上，插在微機的擴展槽上使用?，F(xiàn)在這部分電路已在微機的主板上由與CPU配套的芯片組北橋來實現(xiàn)其功能。如果要在其他的場合實現(xiàn)并行數(shù)據(jù)傳送，在電路設(shè)計時采用專用的接口芯片最為方便?？删幊痰慕涌谛酒?255

22、A是完成并行通信的集成電路芯片。第10章 并行和串行接口電路10.2.1 8255A的主要性能和內(nèi)部結(jié)構(gòu)的主要性能和內(nèi)部結(jié)構(gòu) 8255A是為Intel公司的80系列微機配套的通用可編程并行接口芯片，具有三個可編程的端口(A端口、B端口和C端口)，每個端口8條線，共有24條I/O引腳，也可分為2組工作，每組12條線，并有三種工作方式。 可編程是指可通過軟件設(shè)置芯片的工作方式，因此這個芯片在與外部設(shè)備相連接時，通常不需要附加太多的外部邏輯電路，這給用戶的使用帶來很大方便。第10章 并行和串行接口電路 芯片的主要技術(shù)性能如下： (1) 輸入、輸出電平與TTL電平完全兼容。 (2) 時序特性好。 (3

23、) 部分位可以直接置“1”/置“0”，便于實現(xiàn)控制接口使用。 (4) 單一的+5 V電源。 8255A的內(nèi)部結(jié)構(gòu)框圖如圖10.7(a)所示，圖10.7(b)為8255A的外引腳圖。從圖中可以看到，8255A主要由4部分組成。第10章 并行和串行接口電路圖10.7 8255內(nèi)部結(jié)構(gòu)和引腳圖(a) 8255A內(nèi)部結(jié)構(gòu)；(b) 8255A外引腳圖數(shù) 據(jù)總 線緩 沖 器讀 寫控 制邏 輯B組控 制端 口B(8)端 口 C下 半 部(4)端 口 C上 半 部(4)端 口A(8)A組控 制DBRDWRA0A1RESETCSCPU接 口內(nèi) 部 邏 輯外 部 接 口PA7 PA0PC7 PC4PC3 PC0P

24、B7 PB08255A12345678910111213141516171819204039383736353433323130292827262524232221PA3PA2PA1PA0RDCSGNDA0A1PC7PC6PC5PC4PC0PC1PC2PC3PB0PB1PB2PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7VCCPB7PB6PB5PB4PB3(a)(b)8位內(nèi) 部數(shù) 據(jù) 總 線第10章 并行和串行接口電路 1. 三個獨立的數(shù)據(jù)口三個獨立的數(shù)據(jù)口 8255A的三個數(shù)據(jù)口分別是A端口、B端口、C端口，它們彼此獨立，都是8位的數(shù)據(jù)口，用來完成和外設(shè)之間的信息交換

25、。三個口在使用上有所不同。 1) A端口 A端口對應(yīng)一個8位的數(shù)據(jù)輸入鎖存器和一個8位的數(shù)據(jù)輸出鎖存器和緩沖器。因此A端口適合用在雙向的數(shù)據(jù)傳輸場合，用A端口傳送數(shù)據(jù)，不管是輸入還是輸出，都可以鎖存。第10章 并行和串行接口電路 2) B端口和C端口 這兩個口分別是由一個8位的數(shù)據(jù)輸入緩沖器和一個8位的數(shù)據(jù)輸出鎖存器和緩沖器組成。因此用B端口和C端口傳送數(shù)據(jù)作輸出端口時，數(shù)據(jù)信息可以實現(xiàn)鎖存功能；而用作輸入口時，則不能對數(shù)據(jù)實現(xiàn)鎖存，這一點在使用中要注意。在實際應(yīng)用中，A端口和B端口通常作為獨立的輸入口和輸出口，而C端口常用來配合A端口和B端口的工作使用。C端口分成兩個4位的端口，這兩個4位的

26、端口分別作為A端口和B端口的控制信號和輸入狀態(tài)信號使用。第10章 并行和串行接口電路 2. A組控制電路和組控制電路和B組控制電路組控制電路 控制電路分成A組控制和B組控制兩組，A組控制電路控制A端口和C端口的高4位(PC4PC7)。B組控制電路控制B端口和C端口的低4位(PC0PC3)。這兩組控制電路的作用是：由它們內(nèi)部的控制寄存器接收CPU輸出的方式控制命令字，還接收來自讀/寫控制邏輯電路的讀/寫命令，根據(jù)控制命令決定A組和B組的工作方式和讀/寫操作。第10章 并行和串行接口電路 3. 讀寫控制邏輯電路讀寫控制邏輯電路 這部分電路是用來完成對8255A內(nèi)部三個數(shù)據(jù)口的譯碼工作，由CPU的地

27、址總線A1、A0和8255A的片選信號CS和WR、RD信號組合后產(chǎn)生控制命令，并將產(chǎn)生的控制命令傳送給A組和B組的控制電路，從而完成對數(shù)據(jù)信息的傳輸控制。8255A的控制信號與執(zhí)行的操作之間的對應(yīng)關(guān)系如表10-1所示。第10章 并行和串行接口電路表表10-1 8255A的控制信號與執(zhí)行的操作之間的對應(yīng)關(guān)系的控制信號與執(zhí)行的操作之間的對應(yīng)關(guān)系CSRDWRA1A0執(zhí)行的操作000000000010101011101x1010100011x0 00 00 10 11 01 01 11 11 1x xx x讀A端口(A端口數(shù)據(jù)數(shù)據(jù)總線)寫A端口(A端口數(shù)據(jù)總線數(shù)據(jù))讀B端口(B端口數(shù)據(jù)數(shù)據(jù)總線)寫B(tài)端

28、口(B端口數(shù)據(jù)總線數(shù)據(jù))讀C端口(C端口數(shù)據(jù)數(shù)據(jù)總線)寫C端口(C端口數(shù)據(jù)總線數(shù)據(jù))當(dāng)D71時，對8255A寫入控制字當(dāng)D70時，對C端口置位/復(fù)位非法的信號組合數(shù)據(jù)線D7D0進入高阻狀態(tài)未選擇第10章 并行和串行接口電路 4. 數(shù)據(jù)總線緩沖器數(shù)據(jù)總線緩沖器 這是一個雙向、三態(tài)的8位數(shù)據(jù)總線緩沖器，是8255A和系統(tǒng)總線相連接的通道，用來傳送輸入/輸出的數(shù)據(jù)、CPU發(fā)出的控制字以及外設(shè)的狀態(tài)信息?？傊?，8255A與CPU之間的所有信息傳輸都要經(jīng)過數(shù)據(jù)總線緩沖器。第10章 并行和串行接口電路10.2.2 8255A的外部特性的外部特性 8255A是40條引腳的雙列直插式芯片，引腳排列如圖10.7

29、(b)所示。單一的+5 V電源，使用時要注意它的+5V電源引腳是第26腳，地線引腳是第7腳，它不像大多數(shù)TTL芯片電源和地線在右上角和左下角的位置，除了電源和地線之外，其他引腳的信號按連接的功能可分為兩大組。第10章 并行和串行接口電路 1. 與與CPU相連的引腳相連的引腳 RESET(35PIN)：芯片的復(fù)位信號，高電平時有效。復(fù)位后把8255A內(nèi)部的所有寄存器都清0，并將三個數(shù)據(jù)口自動設(shè)置為輸入口。 CS(6PIN)：片選信號，低電平時有效。只有當(dāng)CS=0時，芯片被選中，才能對8255A進行讀、寫操作。 RD(5PIN)：讀信號，低電平有效。只有當(dāng)CS=0，RD=0，才允許從8255A的三

30、個端口中讀取數(shù)據(jù)。 WR(36PIN)：寫信號，低電平有效。只有當(dāng)CS=0，WR=0，才允許從8255A的三個端口寫入數(shù)據(jù)或者是寫入控制字。第10章 并行和串行接口電路 A1、A0(8，9PIN)：端口譯碼信號。用來選擇8255A內(nèi)部的三個數(shù)據(jù)端口和一個控制端口的地址。其中對控制口只能進行寫操作。 (1) 當(dāng)A1A0=00時，選中A端口。 (2) 當(dāng)A1A0=01時，選中B端口。 (3) 當(dāng)A1A0=10時，選中C端口。 (4) 當(dāng)A1A0=11時，選中控制端口。 A1、A0與讀、寫信號組合對各端口所執(zhí)行的操作如表10-1所示。 D7D0(2734PIN)：雙向三態(tài)8位數(shù)據(jù)線，與系統(tǒng)的數(shù)據(jù)總線

31、相連接。第10章 并行和串行接口電路 8255A的數(shù)據(jù)線為8條，這樣8位的接口芯片在與8086外部數(shù)據(jù)線為16條的CPU相連接時，應(yīng)考慮接口芯片本身對地址的要求。由于在8086這樣的16位外部總線系統(tǒng)中，CPU在進行數(shù)據(jù)傳輸時，低8位對應(yīng)一個偶地址，高8位對應(yīng)一個奇地址。如果將8255A的數(shù)據(jù)線D7D0與8086CPU的數(shù)據(jù)總線的低8位相連的話，從CPU這邊看來，要求8255A的4個端口地址都應(yīng)為偶地址，這樣才能保證對8255A的端口的讀/寫能在一個總線周期內(nèi)完成，但又要滿足8255A本身對4個端口規(guī)定的地址要求是00，01，10，11。因此將8255A的A1和A0分別與8086系統(tǒng)總線的A2

32、和A1相連，而將最低位A0總設(shè)置為0。第10章 并行和串行接口電路2. 和外設(shè)端相連的引腳和外設(shè)端相連的引腳PA7PA0(3740 PIN，l4PIN)：A端口的輸入/輸出引腳PB7PB0(2518 PIN)：B端口的輸入/輸出引腳PC7PC0(1013，1714 PIN)：C端口的輸入/輸出引腳第10章 并行和串行接口電路10.2.3 8255A的控制字和編程的控制字和編程 由CPU執(zhí)行輸出指令，向8255A的端口輸出不同的控制字來決定它的工作方式?？刂谱址譃閮煞N，分別稱為方式選擇控制字和端口C置1/置0控制字。根據(jù)控制寄存器的D7位的狀態(tài)決定是哪一種控制字。 1. 方式選擇控制字方式選擇控

33、制字 方式選擇控制字用來決定8255A三個數(shù)據(jù)端口各自的工作方式，它的格式如圖10.8所示。它由一個8位的寄存器組成。第10章 并行和串行接口電路圖10.8 8255A的方式選擇控制字D7D6D5D4D3D2D1D0PC3PC01：輸入0：輸出00：方式 001：方式 11x：方式 2A端口1：輸入0：輸出PC7PC41：輸入0：輸出B組方式0：方式01：方式1B端口1：輸入0：輸出B組控制A組控制方式選擇控制字識別位，為1選中第10章 并行和串行接口電路 D7位為“1”時，為方式選擇控制字的標(biāo)識位。 D6、D5位決定A端口的工作方式，D6D5位為00、01、1x時分別表示A端口工作在方式0、

34、方式1和方式2下。 D4位決定A端口工作在輸入還是輸出方式。D4位為0時，A端口工作在輸出方式；D4位為1時，A端口工作在輸入方式。 D3位決定用于A端口的C端口高4位PC7PC4是作為輸入端口，還是作為輸出端口。D3位為0時，PC7PC4作輸出；D3位為1時，PC7PC4作輸入。 D2位用來選擇B端口的工作方式。D2位為0時，B端口工作在方式0，D2位為1時，B端口工作在方式1。第10章 并行和串行接口電路 D1位決定B端口作為輸入還是輸出端口。D1位為1時B端口工作在輸入方式；D1位為0時B端口工作在輸出方式。 D0位決定用于B端口的C端口低4位PC3PC0作為輸入，還是輸出。D0位為0時

35、，PC3PC0作輸出；D0位為1時，PC3PC0作輸入。 如果要求8255A的A端口作輸入，B端口和C端口作輸出，A組工作在方式0，B組工作在方式1，用三條指令可完成對芯片工作方式的選擇。第10章 并行和串行接口電路MOV AL，94H；方式選擇控制字送ALMOV DX，PortCtr ；控制端口地址PortCtr送DXOUTDX，AL；方式選擇控制字輸出給8255A的控制端 口，完成方式選擇第10章 并行和串行接口電路 2. C端口置端口置1/置置0控制字控制字 8255A在和CPU傳輸數(shù)據(jù)的過程中，經(jīng)常將C端口的某幾位作為控制位或狀態(tài)位來使用，從而配合A端口或B端口的工作。為了方便用戶，在

36、8255A芯片初始化時，C端口置1/置0控制字可以單獨設(shè)置C端口的某一位為0或某一位為1。控制字的D7位為“0”時，是C端口置1/置0控制字中的標(biāo)識位，具體的格式如圖10.9所示。 第10章 并行和串行接口電路圖10.9 8255A的C端口置1/置0控制字D7D6D5D4D3D2D1D0C端口置位識別位，為0有效任意值C口位選擇000 : PC0001 : PC1010 : PC2011 : PC3100 : PC4101 : PC5110 : PC6111 : PC7選中位置1/置0選擇0 : 置01 : 置1第10章 并行和串行接口電路 D6D4位可為任意值，不影響操作。D3D1位用來決定

37、對C端口8位中的哪一位進行操作。D0位用來決定對D3D1所選擇的位是置1，還是置0。 例如，要將C端口的PC3置0，PC7置1，可用下列程序段實現(xiàn)。MOVAL，06H；PC3置0控制字送ALMOVDX，PortAdd；控制端口地址PortAdd送DXOUTDX，AL；對PC3完成置0操作MOVAL，0FH；PC7置1控制字送ACOUTDX，AL；完成對PC7置1操作第10章 并行和串行接口電路10.2.4 8255A的工作方式的工作方式 8255A有三種工作方式，分別稱為方式0，方式1和方式2。其中A端口可以工作在三種方式中的任一種；B端口只能工作在方式0和方式1；C端口通常作為控制信號使用，

38、配合A端口和B端口的工作。每種工作方式的具體內(nèi)容如下所述。第10章 并行和串行接口電路 1. 方式方式0：基本的輸入：基本的輸入/輸出方式輸出方式 方式0之所以被稱為基本的輸入/輸出方式，是因為在這種方式下，A端口、B端口和C端口(C端口分為2個4位使用)都可提供簡單的輸入和輸出操作，對每個端口不需要固定的應(yīng)答式聯(lián)絡(luò)信號。工作在方式0時，在程序中可直接使用輸入指令(IN)和輸出(OUT)指令對各端口進行讀寫。方式0的基本定義是2個8位的端口和2個4位的端口。任何一個端口都可以作為輸入或輸出，輸出的數(shù)據(jù)可以被鎖存，輸入的數(shù)據(jù)不能鎖存。 方式0的輸入時序如圖10.10所示，輸出時序如圖10.11所

39、示。從輸入時序圖可以看到，對各信號的要求是：第10章 并行和串行接口電路 (1) 地址信號要領(lǐng)先于RD信號到達，8255A在RD信號有效以后，最長經(jīng)過250 ns的時間，就可以使數(shù)據(jù)在數(shù)據(jù)總線上得到穩(wěn)定。 (2) 在一般的微處理器系統(tǒng)中都配備了地址鎖存器，保證CPU對先發(fā)出的地址能夠鎖存，可以滿足地址信號先于RD信號到達，對于從讀信號有效到數(shù)據(jù)穩(wěn)定的時間，應(yīng)由輸入設(shè)備給予滿足。在使用時應(yīng)注意，方式0對輸入數(shù)據(jù)不做鎖存。第10章 并行和串行接口電路圖10.10 8255A方式0輸入時序tRRtIRtARtRDtDFtRAtHR輸入數(shù)據(jù)數(shù)據(jù)有效數(shù)據(jù)有效A1、A0D7 D0RDCS第10章 并行和串

40、行接口電路圖10.11 8255A方式0輸出時序數(shù)據(jù)有效數(shù)據(jù)有效A1、A2D7 D0WRCS輸出數(shù)據(jù)tWWtDWtWDtWAtWBtAW第10章 并行和串行接口電路表表10-2 8255方式方式0輸入時序各參數(shù)說明輸入時序各參數(shù)說明RD參 數(shù)說 明8255A最小時間/ns最大時間/nstRR讀脈沖的寬度300 tAR地址穩(wěn)定領(lǐng)先于讀信號的時間0 tIR輸入數(shù)據(jù)領(lǐng)先于的時間0 tHR讀信號過后數(shù)據(jù)繼續(xù)保持時間0 tRA讀信號無效后地址保持時間0 tRD從讀信號有效到數(shù)據(jù)穩(wěn)定的時間 250tDF讀信號撤除后數(shù)據(jù)保持時間10150第10章 并行和串行接口電路 從輸出時序圖可以看到，為了將數(shù)據(jù)能可靠地

41、輸出到8255A，對各信號的要求是： (1) 地址信號必須在寫信號之前有效，同時要求在信號有效(也就是為低電平時)期間內(nèi)，地址信號不能發(fā)生變化，要保證一直有效，直到在撤消(變高后)后的20 ns時間以后，地址信號才允許發(fā)生變化。 (2) 寫脈沖 (為低電平時間)的寬度最小要求是400 ns。 (3) 要求數(shù)據(jù)也必須在寫信號之前最少有100 ns時間出現(xiàn)在數(shù)據(jù)總線上。寫信號撤消后，數(shù)據(jù)的最小保持時間是30 ns。第10章 并行和串行接口電路表表10-3 8255A方式方式0輸出時序各參數(shù)說明輸出時序各參數(shù)說明參 數(shù)說 明8255A最小時間/ns最大時間/nstAW地址穩(wěn)定領(lǐng)先于讀信號的時間0 t

42、WW寫脈沖的寬度400 tDW數(shù)據(jù)有效時間 100 tWD數(shù)據(jù)保持時間30 tWA寫信號撤消后的地址保持時間20 tWB寫信號結(jié)束到數(shù)據(jù)有效的時間350第10章 并行和串行接口電路 滿足上述條件，寫信號結(jié)束后，最長經(jīng)過350 ns的時間，CPU輸出的數(shù)據(jù)就可以出現(xiàn)在8255A的指定端口。 方式0一般用于無條件傳送的場合，不需要應(yīng)答式聯(lián)絡(luò)信號，外設(shè)總是處于準(zhǔn)備好的狀態(tài)。也可以用作查詢式傳送，查詢式傳送時，需要有應(yīng)答信號?？梢詫端口、B端口作為數(shù)據(jù)口使用。把C端口分為2部分，其中4位規(guī)定為輸出，用來輸出一些控制信息，另外4位規(guī)定為輸入，用來讀入外設(shè)的狀態(tài)。利用C端口配合A端口和B端口完成查詢式的

43、I/O操作。第10章 并行和串行接口電路 2. 方式方式1：選通輸入：選通輸入/輸出方式輸出方式 在這種方式下，當(dāng)A端口和B端口進行輸入輸出時，必須利用C端口提供的選通和應(yīng)答信號，而且這些信號與C端口中的某些位之間有著固定的對應(yīng)關(guān)系，這種關(guān)系是硬件本身決定的不是軟件可以改變的。由于工作在方式l時，要由C端口中的固定位來作為選通和應(yīng)答等控制信號，因此稱方式1為選通的輸入/輸出方式。方式1的基本定義是，分成2組(A組和B組)，每組包含一個8位的數(shù)據(jù)端口和1個4位的控制/數(shù)據(jù)端口。8位的數(shù)據(jù)端口既可以作為輸入，也可以作為輸出，輸入和輸出都可以被鎖存。4位的控制/數(shù)據(jù)端口用于傳送8位數(shù)據(jù)端口的控制和狀

44、態(tài)信息。第10章 并行和串行接口電路 1) 選通的輸入方式 方式1在選通輸入方式下對應(yīng)的控制信號如圖10.12所示。圖10.13是方式1在選通輸入方式的工作時序圖。選通輸入方式的工作過程是： 當(dāng)外設(shè)的數(shù)據(jù)已送到8255A某個端口的數(shù)據(jù)線上時，就發(fā)出選通輸入信號STB，將數(shù)據(jù)通過A端口或B端口鎖存到8255A的數(shù)據(jù)輸入寄存器，STB信號的寬度至少是500 ns。STB信號變低后最多經(jīng)過300 ns時間，使輸入緩沖器滿信號IBF變?yōu)楦唠娖?，如圖10.13中表示的箭頭。第10章 并行和串行接口電路輸入緩沖器滿意味著將阻止外設(shè)輸入新的數(shù)據(jù)，可供CPU來查詢。在選通輸入信號結(jié)束后，最多經(jīng)過300 ns時

45、間，向CPU發(fā)出中斷請求信號(要在中斷允許的情況下)，如圖10.13中表示的箭頭，使中斷請求信號INTR變高，CPU可以響應(yīng)中斷。當(dāng)CPU響應(yīng)中斷后才發(fā)出讀信號RD，將數(shù)據(jù)讀入到CPU中，讀信號有效(低電平為有效)后，最多經(jīng)過400 ns時間，STB就清除中斷請求，使中斷請求信號變低，如圖10.13中表示的箭頭。當(dāng)讀信號結(jié)束后，才使輸入緩沖器滿信號IBF變低，如圖10.13中表示的箭頭。IBF變低表明輸入緩沖器已空，通知外設(shè)可以輸入新的數(shù)據(jù)。第10章 并行和串行接口電路圖10.12 方式1選通輸入下對應(yīng)的控制信號(a) 對A端口；(b) 對B端口1011 I/O1011 I/O 11111D7

46、D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A組工作于方式1輸入的控制字A組和B組工作于方式1輸入的控制字B組工作于方式1輸入的控制字方式1B端口為輸入PC7、PC61輸入0輸出PC7、PC61輸入0輸出A端口為輸入方式1STBAIBFAINTRAI/OPC4PC5PC3INTEA&PC7PC6PA7PA02RD8PC2PC1PC0INTEB&PB7PB0RD8INTRBIBFBSTBB(a)(b)第10章 并行和串行接口電路圖10.13 8255A方式l輸入時序STBIBFINTRRD來自外設(shè)的輸入數(shù)據(jù)數(shù)據(jù)有效數(shù)據(jù)有效1234t

47、STtSIBtSITtRITtPHtPStRIB第10章 并行和串行接口電路表表10-4 8255A方式方式1輸入時序參數(shù)說明輸入時序參數(shù)說明STBSTBRDRD參 數(shù)說 明8255A最小時間/ns最大時間/nstST選通脈沖的寬度500 tSIB選通脈沖有效到IBF有效之間的時間 300tSIT =1到中斷請求INTR有效之間的時間 300tPH數(shù)據(jù)保持時間180 tPS數(shù)據(jù)有效到 無效之間的時間0 tRIT 有效到中斷請求撤除之間的時間 400tRIB 為1到IBF為0之間的時間 300第10章 并行和串行接口電路 當(dāng)8255A的A端口和B端口工作在選通輸入方式時，對應(yīng)的C端口固定分配，規(guī)

48、定是PC3PC5分配給A端口，PC0PC2分配給B端口，C端口剩下的2位PC7、PC6可作為簡單的輸入/輸出線使用?？刂谱值腄3位為“1”時，PC7、PC6作輸入；控制字的D3位為“0”時，PC7、PC6作輸出。第10章 并行和串行接口電路 在方式1選通輸入方式時，各控制信號的意義如下： STB(Strobe)：選通輸入信號，低電平有效。A組方式控制字中對應(yīng)PC4；B組方式控制字中對應(yīng)PC2。當(dāng)該信號有效時，從外部設(shè)備來的8位數(shù)據(jù)送入到8255A的輸入緩沖器中，負(fù)脈沖寬度最小是500 ns。第10章 并行和串行接口電路 IBF(Input Buffer Full)：輸入緩沖器滿信號，高電平有效

49、。A組方式控制字中對應(yīng)PC5；B組方式控制字中對應(yīng)PC1。這是8255A送給外設(shè)的聯(lián)絡(luò)信號，當(dāng)8255A的輸入緩沖區(qū)已有一個新數(shù)據(jù)后，輸出這個信號供CPU查詢。該信號在選通輸入信號STB變低后，300 ns時間內(nèi)即變?yōu)橛行У母唠娖?。在RD信號撤消后的300 ns時間內(nèi)IBF信號才撤消，變?yōu)闊o效的低電平，這樣保證了數(shù)據(jù)傳輸?shù)目煽啃?。?0章 并行和串行接口電路 INTR(Interrupt Request)：中斷請求信號，高電平有效。A組方式控制字中對應(yīng)PC3；B組方式控制字中對應(yīng)PC0。這是8255A向CPU發(fā)出的中斷請求信號。當(dāng)STB信號撤消變?yōu)楦唠娖胶笞疃?00 ns時間內(nèi)，并且IBF信號

50、也為高電平，INTR信號產(chǎn)生變?yōu)橛行У母唠娖?。INTR信號變高后可以請求CPU讀取數(shù)據(jù)。當(dāng)CPU發(fā)出的RD信號有效后，400 ns的時間內(nèi)INTR信號將撤消，變?yōu)榈碗娖?。?0章 并行和串行接口電路 INTE(Interrupt Enable)：中斷允許信號，高電平有效。該信號為高時，允許中斷請求，為低時則屏蔽中斷請求。INTE的狀態(tài)是用軟件通過由C端口置1/置0控制字來控制的，在A組中，使PC4置“1”后INTEA變高；在B組中，使PC2置“1”后INTEB變高，A端口和B端口才允許中斷。如果PC4和PC2都置“0”，與之對應(yīng)的INTE信號為低，則禁止中斷。 對于這種選通的輸入方式，如果采用

51、查詢式輸入時，CPU先查詢8255A的輸入緩沖器是否滿了，也就是IBF是否為高? 如果輸入緩沖器滿信號IBF為高，則CPU就可以從8255A讀入數(shù)據(jù)。如果采用中斷方式傳送數(shù)據(jù)時，應(yīng)該先用C端口置1/置0的控制字使相應(yīng)的端口允許中斷，也就是要使PC4或PC2置1。第10章 并行和串行接口電路 2) 選通的輸出方式 方式1在選通輸出情況下對應(yīng)的控制信號如圖10.14所示，圖10.15是方式1選通輸出情況下的工作時序圖。這種方式的工作過程與選通輸入的情況相類似。第10章 并行和串行接口電路圖10.14 方式l輸出時C端口對A、B端口的控制(a) 對A端口；(b) 對B端口1010 I/O1010 I

52、/O 10110D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A組工作于方式1輸出的控制字A組和B組工作于方式1輸出的控制字B組工作于方式1輸出的控制字方式1B端口為輸出PC5、PC41輸入0輸出PC5、PC41輸入0輸出A端口為輸出方式1ACKAOBFAINTRAI/OPC6PC7PC3INTEA&PC5PC4PA7PA02WR8PC2PC1PC0INTEB&PB7PB0WR8INTRBOBFBACKB(a)(b)第10章 并行和串行接口電路圖10.15 8255A方式1輸出時序WROBFINTRACK送往外設(shè)的輸出數(shù)據(jù)數(shù)據(jù)有

53、效tAOBtWOBtWITtAKtAITtWB2134第10章 并行和串行接口電路 當(dāng)8255A的A端口和B端口工作在選通輸出方式時，對應(yīng)的C端口也是固定分配，規(guī)定是PC3、PC6、PC7分配給A端口；PC2、PC1、PC0分配給B端口，剩下的2位PC4、PC5可作為簡單的輸入/輸出線使用。當(dāng)控制字的D3位為“1”時，PC4、PC5作輸入；當(dāng)控制字的D3位為“0”時，PC4、PC5作輸出。 第10章 并行和串行接口電路 方式1選通輸出方式時，各控制信號的意義如下： OBF(Output Buffer Fu11)：輸出緩沖器滿信號，低電平有效。A組方式控制字中對應(yīng)PC7；B組方式控制字中對應(yīng)PC

54、1，這是8255A與外設(shè)的聯(lián)絡(luò)信號。當(dāng)CPU向8255A的端口中傳送了數(shù)據(jù)以后，由8255A向外設(shè)發(fā)出低電平的OBF信號，通知外設(shè)可以把數(shù)據(jù)取走。由輸出指令產(chǎn)生的寫信號WR的上升沿出現(xiàn)后，最多經(jīng)過650 ns時間，將OBF信號置成有效即變?yōu)榈碗娖?，如圖10.15中表示的箭頭。當(dāng)應(yīng)答信號ACK變?yōu)橛行У牡碗娖胶?50 ns時間，OBF信號撤消變?yōu)楦唠娖?，如圖10.15中表示的箭頭。第10章 并行和串行接口電路表表10-5 8255A方式方式1輸出時序參數(shù)說明輸出時序參數(shù)說明OBFACKACK參 數(shù)說 明8255A最小時間/ns最大時間/nstWIT從寫信號有效到中斷請求無效的時間 850tWOB

55、從寫信號無效到輸出緩沖器清的時間 650tAOB 有效到無效的時間 350tAK 脈沖的寬度300 tAIT 為1到發(fā)新的中斷請求的時間 350tWB寫信號撤除到數(shù)據(jù)有效的時間350ACK第10章 并行和串行接口電路 ACK(Acknowledge)：數(shù)據(jù)接收應(yīng)答信號，低電平有效。A組方式控制字中對應(yīng)PC6；B組方式控制字中對應(yīng)PC2，這是外設(shè)的響應(yīng)信號，當(dāng)CPU輸出給8255A的數(shù)據(jù)已由外設(shè)接收后，外設(shè)就向8255A回送一個低電平的應(yīng)答信號ACK。 INTR：中斷請求信號，高電平有效。A組方式控制字中對應(yīng)PC3；B組方式控制字中對應(yīng)PC0。當(dāng)外設(shè)已經(jīng)接受了CPU輸出的數(shù)據(jù)后，由8255A向C

56、PU發(fā)出中斷請求，要求CPU輸出新的數(shù)據(jù)。當(dāng)ACK撤消后為高電平，OBF也為高電平，中斷允許信號INTE也為高時，INTR中斷請求信號被置位為高電平，如圖10.19中表示的箭頭。作為請求CPU進行下一次數(shù)據(jù)輸出的中斷請求信號，是在WR有效的下降沿出現(xiàn)后850 ns時間內(nèi)使它變?yōu)闊o效的低電平，如圖10.19中表示的箭頭。第10章 并行和串行接口電路 INTE：中斷允許信號，高電平有效。當(dāng)該信號為“1”時，允許中斷，為“0”時，A端口(B端口)處于中斷屏蔽狀態(tài)，即不發(fā)出中斷請求信號INTR。在使用時，中斷允許信號INTE是用軟件通過對C端口置1/置0的控制字來設(shè)置的。當(dāng)PC6置1時，A端口允許中斷

57、；PC2置1，B端口允許中斷。反之，如果A、B端口所對應(yīng)的PC6、PC2置0時，則處于中斷屏蔽狀態(tài)，即不允許中斷。第10章 并行和串行接口電路 當(dāng)8255A工作在方式l輸出選通方式時，一般是采用中斷方式與CPU通信。從圖10.19方式1輸出工作時序圖中可以看到，CPU響應(yīng)中斷以后，就向8255A輸出數(shù)據(jù)，寫信號出現(xiàn)。當(dāng)寫信號WR撤消，其上升沿一方面撤消中斷請求信號INTR，如圖10.19中表示的箭頭使INTR變低，表示CPU對上一次中斷已經(jīng)響應(yīng)過。另一方面使OBF信號變?yōu)橛行У牡碗娖?，如圖10.19中表示的箭頭，以通知外設(shè)可以接收下一個數(shù)據(jù)。第10章 并行和串行接口電路 實際上，CPU在發(fā)出寫

58、信號后要經(jīng)過最長350 ns時間，數(shù)據(jù)才能出現(xiàn)在端口的輸出緩沖器中。當(dāng)外設(shè)收到數(shù)據(jù)后，便發(fā)出一個ACK信號，ACK信號有效后使OBF變成無效的高電平，如圖10.19中表示的箭頭，表示數(shù)據(jù)已經(jīng)取走，當(dāng)前緩沖器空。ACK信號結(jié)束時使INTR信號變?yōu)橛行У母唠娖?，如圖10.19中表示的箭頭，向CPU發(fā)出中斷請求信號，從而開始新的數(shù)據(jù)輸出過程。第10章 并行和串行接口電路 3. 方式方式2：帶選通的雙向傳輸方式：帶選通的雙向傳輸方式 在雙向的傳輸方式中，8255A可以向外設(shè)發(fā)送數(shù)據(jù)，同時CPU通過這8位數(shù)據(jù)線又接收外設(shè)的數(shù)據(jù)，因此稱為雙向的傳輸方式。方式2的基本定義是，只能適用于A端口，一個8位的雙向

59、端口(A端口)和1個5位的控制端口(C端口)。A端口的輸入和輸出都可以被鎖存。5位的控制端口用于傳送8位雙向端口的控制和狀態(tài)信息。當(dāng)A端口工作在方式2時，由PA7PA0作為8位數(shù)據(jù)線，因為要由C端口對A端口進行控制，所以稱為帶選通的雙向傳輸方式。C端口對A端口的控制信號分別如圖10.16和圖10.17所示。在這種方式下，C端口中有5位PC7PC3作為控制信號和狀態(tài)信息使用，剩下的3位PC2PC0可作為簡單的輸入/輸出線使用。當(dāng)控制字的D0位為1時，PC2PC0作輸入；當(dāng)控制字的D0位為0時，PC2PC0作輸出。第10章 并行和串行接口電路 STB：選通信號，低電平有效。對應(yīng)于PC4，由外設(shè)提供

60、給8255A。該信號負(fù)責(zé)把外設(shè)送到8255A的數(shù)據(jù)送入輸入鎖存器。 IBF：輸入緩沖器滿信號，高電平有效。對應(yīng)PC5，是8255A送給CPU的狀態(tài)信息，供CPU查詢用。當(dāng)該信號有效時，表示當(dāng)前已經(jīng)有一個新的數(shù)據(jù)送到了輸入鎖存器中，CPU可以取走。 OBF：輸出緩沖器滿信號，低電平有效。對應(yīng)PC7，由8255A發(fā)給外設(shè)的選通信號，當(dāng)OBF有效時，表明CPU已經(jīng)將一個數(shù)據(jù)寫入8255A的A端口中，通知外設(shè)可以取走數(shù)據(jù)。第10章 并行和串行接口電路 INTR：中斷請求信號，高電平有效。對應(yīng)PC3，不論A端口工作在輸入方式還是工作在輸出方式，當(dāng)一個操作完成，并且要進入下一個操作時，8255A都要向CPU發(fā)出中斷請求信號。 ACK：數(shù)據(jù)接收應(yīng)答信