數(shù)電課件第二篇第4章(11-1)

1、集成電子技術基礎教程集成電子技術基礎教程LDC集成電子技術基礎教程集成電子技術基礎教程2003 2004學年第學年第1學期學期自動化自動化(控制系控制系) 01010103班班集成電子技術基礎教程集成電子技術基礎教程LDC第二篇第二篇 數(shù)字電路和系統(tǒng)數(shù)字電路和系統(tǒng)第四章第四章 集成觸發(fā)器和時序邏輯電路集成觸發(fā)器和時序邏輯電路集成電子技術基礎教程集成電子技術基礎教程LDC2.4.5 非二進制計數(shù)器非二進制計數(shù)器一、非二進制計數(shù)器的電路分析觸發(fā)方式計數(shù)體制計數(shù)功能自啟動功能集成電子技術基礎教程集成電子技術基礎教程LDC二、非二進制計數(shù)器的電路設計二、非二進制計數(shù)器的電路設計畫狀態(tài)轉(zhuǎn)換圖，選擇觸發(fā)器

2、類型；列出狀態(tài)轉(zhuǎn)換表，及對觸發(fā)器的激勵要求；求出各觸發(fā)器輸入端的邏輯函數(shù)(驅(qū)動方程)；畫出整個計數(shù)器的邏輯電路圖。集成電子技術基礎教程集成電子技術基礎教程LDC2.4.6 典型中規(guī)模集成計數(shù)器典型中規(guī)模集成計數(shù)器中規(guī)模集成計數(shù)器不但具有計數(shù)功能，還有預置數(shù)、保持等功能，同時能方便地實現(xiàn)多片連接和功能的擴展，用處十分廣泛。對中規(guī)模集成計數(shù)器，主要要求能讀懂真值表（功能表）、引腳排列，就可以使用它。一、74LS163 4位二進制加法計數(shù)器 引腳排列引腳排列集成電子技術基礎教程集成電子技術基礎教程LDC74LS163計數(shù)器功能表保持功能011保持功能0114位二進制加計數(shù)11110100000觸發(fā)器

3、狀態(tài)輸 入CPCR LDPCTTCT3D2D1D0D3Q2Q1Q0Q3A2A1A0A0A1A2A3A 功能說明功能說明集成電子技術基礎教程集成電子技術基礎教程LDC 使用說明使用說明【例】根據(jù)功能表，畫出將74LS163連接成從清“0”開始，然后置入0101數(shù)據(jù)后開始計數(shù)的各端波形安排和連接圖。 1 1 0CPTCTPCTCRLDCO3D2D1D0D3Q2Q1Q0Q16374LSCPt0LDt0CRt0清0置數(shù)該時刻后計數(shù)集成電子技術基礎教程集成電子技術基礎教程LDC 關于關于同步、異步清零同步、異步清零和和置數(shù)置數(shù)的說明的說明同步清除、同步置數(shù)異步清除、異步置數(shù)同步清零、置數(shù)是利用了觸發(fā)器的

4、同步輸入端實現(xiàn)的，所以需要CP脈沖；而異步清零、置數(shù)是用異步輸入端實現(xiàn)，所以不要CP脈沖。集成電子技術基礎教程集成電子技術基礎教程LDC二、二、74LS217十進制可逆計數(shù)器十進制可逆計數(shù)器雙時鐘觸發(fā)減法計數(shù)時鐘輸入CP-（CPD）加法計數(shù)時鐘輸入CP+（CPU） 引腳排列引腳排列UCPBBOGNDCRLDCCV3D2D1D0D3Q2Q1Q0Q21774LSDCPCCO18916借位輸出 進位輸出高電平清0低電平置數(shù)集成電子技術基礎教程集成電子技術基礎教程LDC功能表功能表觸發(fā)器狀態(tài)輸 入CRLDUCPDCP3D2D1D0D3Q2Q1Q0Q保持不變11108421減計數(shù)1108421加計數(shù)10

5、異步置數(shù)ABCDABCD00異步清000001說 明1集成電子技術基礎教程集成電子技術基礎教程LDC三、集成計數(shù)器的功能擴展三、集成計數(shù)器的功能擴展中規(guī)模集成計數(shù)器有總清零端、置數(shù)端、數(shù)據(jù)輸入端、進位借位輸出端、擴展控制端等，利用這些端可以把中規(guī)模集成計數(shù)器連接成各種進制的計數(shù)器。1 用用清零法清零法實現(xiàn)功能擴展實現(xiàn)功能擴展在正常計數(shù)時，清零端 或 應在高電平(或低電平)，當計到某個數(shù)時，清零端變?yōu)榈碗娖?或高電平) ，然后又回到高電平，計數(shù)器重新開始計數(shù)。CRCR集成電子技術基礎教程集成電子技術基礎教程LDC采用采用清零法清零法擴展的具體步驟：擴展的具體步驟： 確定N進制計數(shù)器的SN代碼；

6、求出 （或 ）的控制邏輯關系；CRCR 畫出邏輯電路圖。必須注意：必須注意：同步清零與異步清零的區(qū)別集成電子技術基礎教程集成電子技術基礎教程LDC【例【例2.4.2】試用清零法將74LS217型十進制可逆計數(shù)器連接成一個六進制加法計數(shù)器。解：解：74LS217為異步高電平清零。將74LS217連接成加法計數(shù)模式。六進制8421BCD碼加法計數(shù)時，N= 6，SN= S6=Q3Q2Q1Q0=0110，所以，清零控制端的邏輯關系為：12QQCR 連接成的電路圖為：集成電子技術基礎教程集成電子技術基礎教程LDC【例【例2.4.3】試用清零法將74LS163型四位二進制加法計數(shù)器連接成一個8421BCD

7、碼的十進制加法計數(shù)器。解：解：74LS163是一個4位二進制加法計數(shù)器，模為16，是同步低電平清零。所以，SN-1=S9= Q3Q2Q1Q0 = 1001，因此，清零控制邏輯關系為：03QQCR 連接成的電路圖為：集成電子技術基礎教程集成電子技術基礎教程LDC2 用用置數(shù)法置數(shù)法實現(xiàn)功能擴展實現(xiàn)功能擴展基本思路：計數(shù)器可以從00開始計數(shù)，也可從某一個數(shù)字開始計數(shù)，而00或某個數(shù)字可以從數(shù)據(jù)輸入端預置入計數(shù)器，然后計數(shù)。集成電子技術基礎教程集成電子技術基礎教程LDC畫出計數(shù)器的狀態(tài)轉(zhuǎn)換圖；將狀態(tài)圖中的最小數(shù)從預置數(shù)輸入端輸入，最大數(shù)狀態(tài)作置數(shù)控制，求出置數(shù)控制端 或 的邏輯函數(shù)（指加法計數(shù)）；L

8、DLD畫出邏輯電路圖。必須十分注意：異步置數(shù)時，置數(shù)控制函數(shù)式應取計數(shù)循環(huán)中的最大數(shù)加1；而同步置數(shù)時，置數(shù)控制函數(shù)式應取計數(shù)循環(huán)中的最大數(shù)采用采用置數(shù)法置數(shù)法擴展的具體步驟：擴展的具體步驟：集成電子技術基礎教程集成電子技術基礎教程LDC【例【例2.4.4】試用置數(shù)法將74LS217雙時鐘觸發(fā)可逆計數(shù)器連接成一個六進制減法計數(shù)器。解：解： 將74LS217連接成減法計數(shù)模式。74LS217為異步高電平清零，異步低電平置數(shù)。六進制減法計數(shù)器時的狀態(tài)轉(zhuǎn)換圖為：從狀態(tài)圖可得：初態(tài)0101應從D3D2D1D0置入，控制邏輯用0000，但是在減法計數(shù)時，0000減1首先出現(xiàn)1001，所以應該用Q3Q2Q

9、1Q0=1001作為置數(shù)控制（1001作為一個過渡狀態(tài)）。故有：03QQLD 集成電子技術基礎教程集成電子技術基礎教程LDC（因為74LS217的進位輸出是 ）03QQCO 連接成的電路圖為：COLD 也可以采用：集成電子技術基礎教程集成電子技術基礎教程LDC【例【例2.4.5】試用置數(shù)法將74LS163中規(guī)模集成四位二進制加法計數(shù)器連接成8421編碼的十進制加法計數(shù)。解：解： 74LS163是同步低電平置數(shù)，而8421計數(shù)的狀態(tài)轉(zhuǎn)換圖Q3Q2Q1Q0最小數(shù)為0000，最大數(shù)是1001。所以，數(shù)據(jù)端的數(shù)據(jù)應為：D3D2D1D0=0000，置數(shù)控制邏輯為：03QQLD 連接成的電路圖為：集成電子

10、技術基礎教程集成電子技術基礎教程LDC3 大容量計數(shù)器的實現(xiàn)大容量計數(shù)器的實現(xiàn)大容量計數(shù)器可由小容量計數(shù)器級聯(lián)而成，M=M1M2M3如一個60進制計數(shù)器可用一個6進制和一個10進制計數(shù)器串聯(lián)構成，即60=610。其中6進制和10進制計數(shù)器可選用清零法和置數(shù)法中的任一種實現(xiàn)。同理，100進制可用兩個10 進制計數(shù)器構成，電路可采用同步或異步連接方式。集成電子技術基礎教程集成電子技術基礎教程LDC 同步式的同步式的100進制進制計數(shù)器計數(shù)器 拾位10進制用清零法實現(xiàn)，個位10進制用置數(shù)法實現(xiàn)。 當個位尚未計到1001前，拾位計數(shù)器的CTP、CTT為低電平，拾位計數(shù)器不計數(shù)。 當個位計到9時，拾位的

11、CTP、CTT為1，而下一個計數(shù)脈沖CP來到后，拾位計一個1，個位計數(shù)器回到0，然后又封鎖拾位計數(shù)器，只有個位計數(shù)。集成電子技術基礎教程集成電子技術基礎教程LDC異步式的異步式的100進制進制計數(shù)器計數(shù)器 拾位的CP脈沖圖如下 74LS163是同步清零、置數(shù)，上升沿觸發(fā)。03QQCP拾位(0000)2(1000)210019810CP集成電子技術基礎教程集成電子技術基礎教程LDC2.4.7 寄存器和移位寄存器寄存器和移位寄存器寄存器用來存放二進制信息，這些信息通常是待運算的數(shù)據(jù)，代碼或運算的中間結果。因此，寄存器是電子計算機的主要部件電路。由于一位觸發(fā)器能寄存一位二進制信息，寄存n位二進制信息

12、就需要n個觸發(fā)器。一、數(shù)碼寄存器數(shù)碼寄存器僅僅用來暫時寄存二進制信息。數(shù)碼寄存器的電路很多，以74LS451型四位數(shù)碼寄存器為例，它由四個D觸發(fā)器組成，有反碼和原碼兩種碼輸出，CP脈沖是寄存命令，也稱寫入命令LE。集成電子技術基礎教程集成電子技術基礎教程LDC操作過程：1. CR=1，寄存器清零Q3Q2Q1Q0=0000，然后CR =0；2. D3D2D1D0放置好數(shù)據(jù)，如D3D2D1D0=1011；3. 給寫入命令LE高電平，D3D2D1D0就寫入到觸發(fā)器中。集成電子技術基礎教程集成電子技術基礎教程LDC74LS373 八位數(shù)碼寄存器八位數(shù)碼寄存器由8個D觸發(fā)器構成，電路具有三態(tài)輸出，一個寫

13、入控制和讀出控制端。三態(tài)門便于實現(xiàn)總線連接。引腳排列由于數(shù)據(jù)同時輸入寄存器中也可以同時從寄存器中讀出，稱為并入并出（PIPO）。集成電子技術基礎教程集成電子技術基礎教程LDC【例】CPU和RAM之間進行信息讀取的電路CPU的地址低二位A1、A0控制74LS373進行數(shù)據(jù)存入或讀出，74LS373作RAM的地址鎖存用。數(shù)據(jù)讀取操作如下：當A1A0=10時，CPU的P1口送出一個數(shù)據(jù)，然后A1A0=00，這時CPU送出的數(shù)據(jù)被鎖存在373中，該數(shù)據(jù)成為RAM的讀寫地址；當A2=0，讀出RAM中的信息傳輸?shù)紺PU；當A2=1時，CPU中的信息存入RAM。0 . 1P1 . 1P7 . 1PCPURA

14、M0A1A0A7A1A74LS373ENLE0D1D7D7D1D0Q1Q7QCS0D2A集成電子技術基礎教程集成電子技術基礎教程LDC二、移位寄存器二、移位寄存器移位寄存器除能寄存二進制信息以外，還能對存入的信息在時鐘脈沖的作用下進行移位操作，或者實現(xiàn)串行-并行、并行-串行轉(zhuǎn)換。1. 單向移位寄存器單向移位寄存器數(shù)據(jù)串行輸入端并行數(shù)據(jù)輸入端寫入控制集成電子技術基礎教程集成電子技術基礎教程LDC電路有下面幾種操作模式： 串行輸入/輸出（SISO）信息從Di端輸入，一個CP脈沖一位數(shù)據(jù)，依次存入。如依次存入D3D2D1D0=1011。 串行輸入/并行輸出 （SIPO）當用4個CP脈沖存入D3D2D

15、1D0 =1011信息后，然后可以從Q3Q2Q1Q0端一起輸出。 并行輸入/輸出 （PIPO）信息從并行輸入端D3D2D1D0通過寄存命令LE一次存入，從 Q3Q2Q1Q0端一起輸出。 并行輸入/串行輸出（PISO）并行存入數(shù)據(jù)后，依次加入CP脈沖，則1011數(shù)據(jù)就從串行輸出端依次輸出。集成電子技術基礎教程集成電子技術基礎教程LDC移位寄存器該移位操作從空間方向講是右向移位，從數(shù)據(jù)的高低位講是高位依次向低位移位。通常右移是指：高位依次向低位移位，即每移動一位相當于2（2-1）；而左移是指：低位依次向高位移位操作，即每左移一位相當于21；集成電子技術基礎教程集成電子技術基礎教程LDC2. 雙向移

16、位寄存器雙向移位寄存器在控制信號的控制下，信息可以從右向或從左向存入并實現(xiàn)移位操作。CC40194電路圖引腳排列圖四個D 觸發(fā)器的D 端數(shù)據(jù)由四選一選擇器決定。集成電子技術基礎教程集成電子技術基礎教程LDCS2S1是四選一的功能控制端?？梢詫懗雒课挥|發(fā)器的輸入端（D端）的函數(shù)： S2S1=00，為保持； S2S1=01，右移； S2S1=10，左移； S2S1=11，并行存數(shù)。0121211201201DSSDSSQSSQSSDSLnn11201221211211DSSQSSQSSQSSDnnn21211231221221DSSQSSQSSQSSDnnn3122121231231DSSQSSD

17、SSQSSDnSRn集成電子技術基礎教程集成電子技術基礎教程LDC雙向移位寄存器CC40149功能表 11 0101 01 01左移 1 0 1101 0 0 11右移 0 01不變D C B AD C B A 1 11置數(shù) 01不變0 0 0 0 0清除輸出狀態(tài) 輸 入功能CRCP1S2SSRDSLD3D2D1D0D3Q2Q1Q0QnQ3nQ2nQ1nQ0nQ3nQ2nQ1nQ1nQ1nQ1nQ1nQ0nQ0nQ2nQ2nQ2nQ2nQ3nQ3nQ0集成電子技術基礎教程集成電子技術基礎教程LDC三、移位寄存器的應用舉例三、移位寄存器的應用舉例數(shù)字延遲線數(shù)字延遲線n位移位寄存器連接成右移串行輸

18、入模式。先在右移串行輸入端加一個高電平脈沖， CP上升沿到達后，將高電平存入n位中的最高位，然后經(jīng)過（n-1）個CP周期，該高電平出現(xiàn)在輸出Q0，實現(xiàn)了延遲(n-1)TCP時間。集成電子技術基礎教程集成電子技術基礎教程LDC 產(chǎn)生序列脈沖產(chǎn)生序列脈沖n位移位寄存器連接成循環(huán)右移模式。并行輸入序列代碼數(shù)據(jù)后，該序列就在移位寄存器中循環(huán)移位，產(chǎn)生一系列脈沖。如以四位序列0110為例，脈沖波形如圖所示。集成電子技術基礎教程集成電子技術基礎教程LDC構成乘法器電路構成乘法器電路乘法器的符號位用二個乘數(shù)的符號位異或?qū)崿F(xiàn)，所以，乘法用原碼運算最方便。設被乘數(shù)為：0121AAAAAAnnS 乘數(shù)為：0121

19、BBBBBBmmS則乘積符號位為：SSSBAY數(shù)值部分為：11110000112211222)2222(mmmmmmABABABBBBBABAY集成電子技術基礎教程集成電子技術基礎教程LDC【例】 A=-1001，B=+0101，求Y=AB。1 0 0 1) 0 1 0 11 0 0 10 0 0 01 0 0 10 0 0 00 1 0 1 1 0 1002|BA112|BA222|BA332|BA解：兩乘數(shù)的原碼為A=11001，B=00101， 積的符號位為 ，乘積數(shù)值部分為：101SY乘積的數(shù)值部分可通過被乘數(shù)左移和相加兩種操作獲得。集成電子技術基礎教程集成電子技術基礎教程LDC兩個3

20、位二進制數(shù)乘法電路集成電子技術基礎教程集成電子技術基礎教程LDC 構成除法器構成除法器集成電子技術基礎教程集成電子技術基礎教程LDC2.4.8 用用PLD器件設計時序邏輯電路器件設計時序邏輯電路在第三章時，已介紹過PLD器件，那時是用可編程的“與”陣列和“或”陣列實現(xiàn)各種組合邏輯電路。時序電路的核心器件為寄存器。當用PLD設計時序邏輯電路時，必須選用包含寄存器的PLD器件。 在低密度PLD的基本結構中，寄存器主要設置在輸出電路中，通常稱包含寄存器的低密度PLD器件為時序型PLD器件 。 應用最廣泛的低密度時序型PLD器件為GAL器件。集成電子技術基礎教程集成電子技術基礎教程LDC一、通用陣列邏

21、輯器件一、通用陣列邏輯器件GALGAL16V8器件電路圖器件電路圖集成電子技術基礎教程集成電子技術基礎教程LDC GAL16V8器件特點器件特點 GAL器件和PAL器件一樣也是由可編程的與陣列和固定的或陣列構成。 每個輸出端采用了可編程的邏輯宏單元OLMC (Output Logic Micro Cell) 。 GAL16V8器件的與陣列中有8個專用輸入變量，8個反饋變量，共有64個與項構成。 輸出由8個OLMC單元構成，進入每個OLMC單元的乘積項為8個，相應的或陣列有8個，每個或陣列的規(guī)模為8個與項。 1腳和11腳直接進入OLMC單元用于配置OLMC單元的結構 集成電子技術基礎教程集成電子

22、技術基礎教程LDCOLMC單元的結構單元的結構三態(tài)選擇器輸出選擇器反饋選擇器乘積選擇器集成電子技術基礎教程集成電子技術基礎教程LDCOLMC的工作模式有5種，它由結構控制字中的主要由可編程系數(shù)SYN（對OLMC單元12和單元19而言）、AC0、AC1（n）、AC1（m）和XOR（n）的狀態(tài)決定 。專用輸入方式結構專用輸入方式結構： SYN=1，AC0=0，AC1=1 輸出三態(tài)門輸出高阻態(tài)，I/O只能作為輸入使用，作為送到相鄰的輸入信號。集成電子技術基礎教程集成電子技術基礎教程LDC專用組合型輸出結構專用組合型輸出結構： SYN=1，AC0=0，AC1=1此時輸出三態(tài)門為選通狀態(tài)，電路為一個組合

23、輸出電路。XOR=0 ，輸出為低電平有效； XOR=1 ，輸出高電平有效。集成電子技術基礎教程集成電子技術基礎教程LDC輸出三態(tài)門由第一乘積項選通，輸出信號同時反饋到“與”邏輯陣到的輸入線上。反饋組合型輸出結構反饋組合型輸出結構： SYN=1，AC0=0，AC1=1 集成電子技術基礎教程集成電子技術基礎教程LDC此時異或門輸出不經(jīng)過觸發(fā)器，而是直接送到輸出端。寄存器輸出結構寄存器輸出結構： SYN=1，AC0=0，AC1=1集成電子技術基礎教程集成電子技術基礎教程LDC異或門輸出經(jīng)過D觸發(fā)器輸出，其中 反饋至“與”陣作為輸入。Q乘積項控制輸出組合型結構乘積項控制輸出組合型結構： SYN=1，A

24、C0=0，AC1=1 GAL器件具有靈活的輸出電路結構。在實際應用中，開發(fā)軟件會根據(jù)用戶的要求自動配置。因此，時序型的GAL器件也完全能代替組合型的PAL器件。集成電子技術基礎教程集成電子技術基礎教程LDC二、用二、用PLD器件實現(xiàn)時序邏輯電路器件實現(xiàn)時序邏輯電路【例【例2.4.6】試用GAL16V8設計一個具有同步清零、同步置數(shù)和保持功能的8421編碼的十進制可逆計數(shù)器。解：解：待設計的8421BCD碼十進制可逆計數(shù)器框圖和功能表為：ABCDABCD118421碼減計數(shù)XXXX018421碼加計數(shù)XXXX100000XXXX00Q0Q1Q2Q3ABCDS0S1CLK 輸 出 輸 入集成電子技

25、術基礎教程集成電子技術基礎教程LDC該計數(shù)器的ABEL語言如下：MODULE ICCNT 定義模塊 CLK PIN； 管腳定義S1，S0，D3，D2，D1，D0 PIN；Q3，Q2，Q1，Q0 PIN ISTYPE REG；Q=Q3，Q2，Q1，Q0； 定義集合MODE=S1，S0 模式控制CLR=0，0； 同步清“0”UP=0，1； 8421十進制加法計數(shù)DOWN=1，0； 8421十進制減法計數(shù)LOAD=1，1； 同步置數(shù)D=D3，D2，D1，D0； 定義集合集成電子技術基礎教程集成電子技術基礎教程LDCEQUATIONS 采用邏輯方程描述邏輯功能Q.CLK=CLK; QC=Q3&

26、Q0; 進位輸出QB=!Q3&!Q2&!Q1&!Q0; 借位輸出WHEN（MODE=LOAD）THEN Q:=D；同步置數(shù)WHEN（MODE=CLR）THEN Q:=0； 同步清零WHEN（MODE=UP）&(Q=9) THEN Q:=0；WHEN（MODE=DOWN）&(Q0)THEN Q:=Q-1; 同步十進減計數(shù)WHEN（MODE=DOWN）&(Q=0)THEN Q:=9；集成電子技術基礎教程集成電子技術基礎教程LDCTESTVECTORS CLK，MODE，D-QC,QB,Q; .C.,CLK,.X.-0,1,0 清零測試REPEAT 10.C.,UP,.X.-.X.,.X.,.X.; 加計數(shù).C.,LOAD,8-0,0,8 同步置數(shù)測試R