移相全橋零電壓開關PWM設計實現(xiàn)(共29頁)

1、精選優(yōu)質文檔-傾情為你奉上題目：移相全橋零電壓開關PWM設計實現(xiàn)移相全橋零電壓開關PWM設計實現(xiàn)摘 要移相全橋電路具有結構簡單、易于恒頻控制和高頻化,通過變壓器的漏感和功率開關器件的寄生電容構成諧振電路,使開關器件的應力減小、開關損耗減小等優(yōu)點,被廣泛應用于中大功率場合。近年來隨著微處理器技術的發(fā)展，各種微控制器和數(shù)字信號處理器性能價格比的不斷提高，采用數(shù)字控制已經成為大中功率開關電源的發(fā)展趨勢。相對于用實現(xiàn)的模擬控制，數(shù)字控制有許多的優(yōu)點。本文的設計采用TI公司的高速數(shù)字信號處理器TMS320F28027系列的DSP作為控制器。該模塊通過采樣移相全橋零電壓DC-DC變換器的輸出電壓、輸入電壓

2、及輸出電流，通過實時計算得出移相PWM信號，然后經過驅動電路驅動移相全橋零電壓DC-DC變換器的四個開關管來達到控制目的。實驗表明這種控制策略是可行的，且控制模塊可以很好的實現(xiàn)提出的控制策略。關鍵詞：移相全橋；零電壓；DSPPhase-shifted Full-bridge Zero-voltage Switching PWM Design and ImplementationABSTRACTPhase-shifted full-bridge circuit has the advantages of simple structure, easy to constant frequency c

3、ontrol and high-frequency resonant circuit constituted by the leakage inductance of the transformer and the parasitic capacitance of the power switching devices, to reduce the stress of the switching devices, switching loss is reduced,which widely used in high-power occasion. In recent years, with t

4、he development of microprocessor technology, a variety of microcontrollers and digital signal processor cost performance continues to improve, the use of digital control has become the development trend of the large and medium-sized power switching power supply. Relative to achieve analog control, d

5、igital control has many advantages. The design uses DSP ,the TI company TMS320F28027 series of high-speed digital signal processor, as the controller. The module through the sampling phase-shifted full-bridge zero-voltage DC-DC converter output voltage, input voltage and output current, obtained thr

6、ough real-time calculation of phase-shifted PWM signal phase-shifted full-bridge zero-voltage DC-DC conversion, and then after the drive circuit the four switch control purposes. The experiments show that this control strategy is feasible, and the control module can achieve the proposed control stra

7、tegy.Key words: phase-shifted full-bridge；zero-voltage；DSP 目 錄1引言11.1移相全橋軟開關研究背景及現(xiàn)狀11.2本文要做的工作12移相全橋電路的工作原理2 2.1電路工作狀態(tài)及特點22.2電路的運行模式分析32.2.1工作過程分析32.3軟開關實現(xiàn)的條件73DSP結構功能93.1DSP適合于數(shù)字信號處理的特點93.2TMS320系列DSP概況93.3TMS320F2802x芯片特點93.4CCSv5平臺113.5利用CCSv5.1導入已有工程123.6利用CCSv5.1調試工程134系統(tǒng)程序設計實現(xiàn)144.1PWM的產生原理144.

8、2主程序的流程圖144.3程序設計174.4最終實現(xiàn)的波形圖175總結22參考文獻23致謝24專心-專注-專業(yè)1引言1.1移相全橋軟開關研究背景及現(xiàn)狀1隨著電力電子技術的飛速發(fā)展，電子設備與人們的關系越來越密切，可靠的電子設備都離不開可靠的電源。進入20世紀90年代以后，開關電源相繼進入了電子、電氣設備等領域，通信電源、電子檢測電源等都已經廣泛采用開關源，從而在很大程度上對開關電源的技術的發(fā)展起到了很好的推動作用。開關電源是采用電力電子技術，通過控制開關管的通斷，來達到變換輸入和輸出能量關系的一種電源。軟開關技術是20世紀80年代初由李澤元教授直接提出的，并應用于DC-DC變換中，由于它具有減

9、少變換器的開關損耗，降低電磁干擾等特點，所以在各種電力電子變換器中得到了廣泛的應用。全橋變換電路拓撲是DC-DC變換器中比較常見的拓撲之一，在中大功率場合中得到廣泛應用。全橋拓撲電路的主要優(yōu)點在于開關器件可以承受的電壓和電流的應力較小，高頻變壓器的變換效率較高，開關頻率固定等。全橋拓撲電路根據(jù)其輸入的方式可以分為電壓型和電流型這兩種，其中電壓型DC-DC全橋拓撲是在Buck的基礎上衍生出來的，因此也成為全橋Buck變換器。移相全橋電路的移相控制方式的實質上是諧振變換技術和PWM變換技術的結合，利用功率開關管上的寄生電容和高頻變壓器的漏感作為諧振元件，實現(xiàn)移相全橋電路的四個功率開關管在零電壓情況

10、下開通，實現(xiàn)了恒頻軟開關技術。移相全橋軟開關變換電路是通過控制兩橋臂對角開關管驅動脈沖的移相角度，來調節(jié)輸出電壓的大小。兩橋臂的對角開關管驅動脈沖相差一個移相角，同一橋臂上下開關管成180度互補導通并且沒有死區(qū)。利用功率開關管上的寄生電容和高頻變壓器的漏感來實現(xiàn)諧振，以錯過在大電壓和大電流下的硬開關狀態(tài)，有效克服了在感性關斷下的電壓尖峰和容性開通時的電流尖峰。因此在大功率變換場合，移相全橋軟開關變換器得到了廣泛應用。1.2本文要做的工作1）本文首先對移相全橋ZVS變換器的拓撲結構、工作原理等電路性能進行了系統(tǒng)的分析，得出了移相全橋ZVS變換器電路的獨特優(yōu)點。并分析了移相全橋ZVS變換器實現(xiàn)PW

11、M控制的各種控制策略。2)控制電路的設計采用TI公司的高性能數(shù)字信號處理器TMS320F28027系列DSP作為控制器,通過軟件編程來實現(xiàn)而提出的控制策略，并和一些數(shù)字邏輯電路一起產生移相全橋變換器的移相PWM控制電路。2移相全橋電路的工作原理2移相全橋零電壓開關 PWM 電路原理圖如圖 2-1所示。為輸入直流電壓。為功率 MOSFET，并聯(lián)的二極管為 MOSFET 內部寄生二極管，為 MOSFET 的輸出結電容。為諧振電感。變壓器輸出采用全橋整流，經 濾波輸出直流電壓 。為輸出負載。圖2-1移相全橋電路原理圖2.1電路工作狀態(tài)及特點1）同硬開關全橋電路相比，僅增加了一個諧振電感，就使四個開關

12、均為零電壓開通。2）變換器工作在恒頻 PWM 調制方式。3）每個開關管的導通占空比為小于但接近50%，固定不變。為了防止直通，同一個橋臂的兩個開關管互補導通。同時設置了一定安全范圍的死區(qū)，即同時處于關斷狀態(tài)的時間間隔。4）互為對角的兩對開關管和，的波形比超前 時間，而 的波形比 超前 時間，因此稱和為超前橋臂，而稱和為滯后橋臂。5）開關管、的驅動波形相位是固定不變的，開關管、的驅動波形相位是可調的。變換器通過調節(jié)超前橋臂 的驅動波形相位，即調節(jié)有效占空比，來控制變換器的輸出電壓。6）有開關管或同時導通時，變壓器才向副邊輸送功率。其余時間段電路處在續(xù)流或關斷狀態(tài)。2.2電路的運行模式分析分析時假

13、設：1) 所有功率 MOSFET 開關管均為理想，忽略正向壓降及開關時間；2) 四個開關管的輸出電容相等，即=,1，2，3，4，為常數(shù)；3) 忽略變壓器繞組及線路中的寄生電阻。2.2.1工作過程分析時段：與導通，電容(=2,3)被輸入電源充電。變壓器原邊電壓 。 功率由變壓器原邊輸送到負載。此狀態(tài)原、副邊的電流回路如圖 2-2所示。直到 時刻關斷。此時原邊電流增長到最大值 。圖2-2t0t1時刻等效電路圖時段：時刻開關關斷后，電容 、與電感、構成諧振回路，等效電路如圖 2-3所示。在這個時段里，變壓器原邊諧振電感 和濾波電感是串聯(lián)的，而且 很大，因此可以認為原邊電流 近似不變，類似于一個恒流源

14、，其大小為。上電壓線性增加， 上電壓線性下降，即不斷下降，直到，的體二極管導通，電流通過的體二極管續(xù)流。 (2-1) (2-2)當?shù)碾妷合陆抵亮悖姆床⒙?lián)二極管自然導通，該模態(tài)所用的時間為： （2-3）圖2-3t1t2時刻等效電路圖時段：t2時刻開關開通，由于此時其反并聯(lián)二極管正處于導通狀態(tài)，因此為零電壓開通。等效電路如圖 2-4所示。此時，的電壓被鉗為到 0 V。原邊諧振電感的電流通過、變壓器原邊進行環(huán)流狀態(tài)。由于回路內阻消耗，電流值稍有下降。圖2-4t2t3時刻等效電路圖時段：時刻開關關斷后，變壓器二次側 同時導通，變壓器一次側和二次側電壓均為零，相當于短路。此時，等效電路如圖 2-5所示

15、。圖2-5t3t4時刻等效電路圖此時 、與構成諧振回路。的電流不斷減小，B 點電壓不斷上升，直到的反并聯(lián)二極管導通，等效電路如圖 2-6所示。這種狀態(tài)維持到時刻開通。因此為零電壓開通。圖2-6t3t4時刻等效電路圖時段：開通后，的電流繼續(xù)減小，等效電路如圖 2-7所示。下降到零后反向增大，此時原邊電流的表達式為： (2-4)圖2-7t4t5時刻等效電路圖時刻，變壓器二次側、的電流下降到零而關斷，電流全部轉移到、中，等效電路如圖2-8所示。在此時間段內，盡管變壓器原邊有電壓波形，但沒有提供負載電流，即成為占空比丟失狀態(tài)。圖2-85時刻等效電路圖時段：變壓器輸出能量，等效電路如圖 2-9所示。圖2

16、-9t5t6時刻等效電路圖到此時段為止，電路完成了半個工作周期的工作過程。下半個工作周期的變換過程與前面闡述的過程基本相同，在此不再敘述了。2.3軟開關實現(xiàn)的條件互為對角開關的關斷時間錯開是實現(xiàn)軟開關的必要條件。在前述討論中我們可以看出，移相控制可以滿足這個要求。按照一般的定義，如果某一橋臂的開關首先關斷，則稱此橋臂為超前橋臂，另一橋臂則稱之為滯后橋臂。通過上述分析可知，不管是超前橋臂還是滯后橋臂的開關管轉換時，都形成了諧振回路。諧振時，參與諧振的電感釋放儲能，使諧振電容電壓下降到零，從而實現(xiàn) ZVS。所以 ZVS 條件為：電感能量必須大于所有參與諧振的電容能量。1）超前臂ZVS條件分析、相互

17、轉換時，變壓器處于能量傳送階段。原邊電流，濾波電感 很大，可看作是恒流負載。原邊等效電感 所以根據(jù) ZVS 條件，電感能量必須大于所有參與諧振的電容能量，應有： 勵磁能量> (2-5)式中: 是考慮 MOSFET 輸出電容非線性的等效電容值，為變壓器繞組分布電容。由式（2-5）可見，實現(xiàn) ZVS 的電感能量包括： 和勵磁能量，相當大，故即使輕載下超前橋臂較容易滿足 ZVS 條件。2) 滯后橋臂 ZVS 條件分析、相互轉換時，變壓器副邊處于續(xù)流階段。參與諧振的電感只有原邊的諧振電感，所以根據(jù)ZVS 條件：電感能量必須大于所有參與諧振的電容能量，應有： (2-6)由式（2-6）可見，實現(xiàn) Z

18、VS 主要靠原邊電感儲能，輕載時不夠大。因此滯后橋臂不易滿足 ZVS 條件。3DSP結構功能數(shù)字信號處理器DSP是一種具有特殊結構的微處理器，與普通的單片機相比，它的一些獨有的特點非常適合進行數(shù)字信號處理。3.1DSP適合與數(shù)字信號處理的特點61)改進的哈佛結構計算機總線結構分兩種。一種是馮·諾依曼結構，其特點是程序和數(shù)據(jù)共用一個存儲空間，統(tǒng)一編址依靠指令計數(shù)器提供的地址來區(qū)分是指令還是數(shù)據(jù)地址。由于對數(shù)據(jù)和程序進行分時讀寫，速度較慢，雖然半導體工藝的發(fā)展可彌補這一缺點，但這一結構不適合進行具有高度實時要求的數(shù)字信號處理。另外一種是哈佛結構，其主要特點是程序和數(shù)據(jù)具有獨立的存儲空間，

19、有各自獨立的程序和數(shù)據(jù)線；2)流水線操作；3)用硬件乘法器一般的單片機采用移位和加法來實現(xiàn)乘法運算，速度較慢，而DSP采用硬件乘法器，則可大大提高乘法運算速；4)特殊的DSP指令；5)快速的指令周期DSP芯片采用低工作電壓的CMOS技術，使得DSP主頻不斷提高，有些型號的DSP指令周期已經下降到5nS；6)良好的多機并行運行能力隨著要求處理數(shù)據(jù)容量不斷增加，DSP芯片價格的下降。多個DSP芯片并行處理已經成為近些年來的研究熱點，某些型號的DSP專門提供了用于多個并行運行的通信接口。3.2TMS320系列DSP概況TI公司TMS320系列DSP的體系結構專為實時信號處理而設計，該系列DSP控制器

20、則將實時處理能力和控制器外設功能集于一身，為系統(tǒng)實現(xiàn)數(shù)字控制應用提供了一個理想的解決方案。下列特性使得TMS320系列成為很多解決方案的理想選擇：1） 靈活的指令集；2） 內在的靈活操作性；3） 高速運算能力；4） 改進的并行結構；5） 有效的成本。3.3TMS320F2802x芯片特點7由于本課題應用DSP實現(xiàn)對開關電源的控制，需要能夠產生PWM波形的DSP，另外開關電源開關頻率較高，要求DSP處理速度要較快。TMS320F2802X Piccolo系列DSP是TI公司的最新基于TMS320C28XTM內核的定點處理器。它通過DSP和MCU功能的整合，彌補了傳統(tǒng)意義上二者的不足，實現(xiàn)了計算與

21、控制的完美結合。新型TMS320F2802X/3X Piccolo系列DSP微控器包含高達128KB的快閃存儲器、內部硬件模擬比較器、12位ADC、EPWM，以及包括通信協(xié)議、片上振蕩器、通用I/O等各種標準外設。其寄存器資源十分豐富，配置特別的靈活，可以通過實時更改寄存器配置，由內部硬件產生所需的邏輯信號，大大降低了程序的編寫難度。TMS320F28027芯片的特點如下：1)有高效率32位的CPU(TMS320F2802X)，60MHZ的 時鐘頻率，單周期指令為16.67ns6*16 和 32*32 的乘法運算，6*16 雙乘法器，高代碼效率，快速中斷響應處理以及哈佛總線結構；2)低成本、低

22、功耗，單一 的3.3V 供電電源，無電源排序要求以及上電復位和復位要求；3)時鐘系統(tǒng)，片上晶體振蕩器（可用于SCI通信）/外部時鐘輸入，看門狗時鐘模塊，時鐘丟失檢測電路；4)22 個可編程，帶輸入濾波的多路復用 GPIO 引腳，除用以JTAG（35-38）的4個引腳，可用引腳只有18個；5)外設中斷擴展 PIE 模塊，支持所有外設中斷；6)3 個 32 位 CPU 定時器；7)每個EPWM 模塊具有16位獨立定時器；8)片上存儲器Flash（16位32k，64k）、SARAM（16位 6k，12k）、OTP（16位 1k），BOOTROM；9)128 位安全密鑰；10)通信接口，UART 模塊

23、、 SPI 模塊及 IIC 模塊；11)增強的控制外設，兩組共8路增強型脈寬調制器(EPWM)、 3對互補高分辨率 PWM (HRPWM)，增強型捕獲模塊(ECAP)，13路12位 ADC，轉換時間216.67ns，片上溫度傳感器，比較器；12)48個引腳；13)無并口總線；14)無 MCBSP 模塊；15)無ECAN模塊；16)具有入門的親和力，c2000入門級芯片；17)應用領域：數(shù)字照明、電機控制、數(shù)字電源轉換、精密傳感器。圖3-12802x 48 引腳 PT LQFP（頂視圖）圖3-22802x 38 引腳 DA TSSOP（頂視圖）3.4CCSv5平臺CCSv5 是建立在Eclips

24、e基礎上的一個集成開發(fā)環(huán)境（IDE），融合TI設備的支持與功能；Eclipse 是一個開源框架平臺，目前由IBM牽頭有150多家軟件公司參與到Eclipse項目中，成為了一個龐大的Eclipse聯(lián)盟，TI將直接向開源社區(qū)提交改進；眾多插件的支持使得Eclipse擁有其他功能相對固定的IDE軟件很難具有的優(yōu)勢，用戶可隨意將Eclipse插件或TI工具拖入現(xiàn)有CCSv5環(huán)境；用戶可以享受到Eclipse中所有最新的改進所帶來的便利。3.5利用CCSv5.1導入已有工程 1）假如，某工程LAB1，下面以LAB1為例來說明導入工程的步驟。首先打開CCSv5.1并確定工作區(qū)間C:UsersAdminis

25、trator，選擇File->Import彈出圖3-3對話框，在Code Composer Studio下選擇Existing CCS/CCE Eclipse Projects。 圖3-3導入新的CCSv5工程文件 2）單擊Next得到圖3-4的對話框。 圖3-4 選擇導入工程目錄 3）單擊Browse，選擇：C:UsersAdministrator.PTVDBSX4JVQQVNA（在此之前，需將實驗代碼復制到工作區(qū)間下）。 4）單擊Finish，即可完成已有工程的導入。 3.6利用CCSv5.1調試工程 1）以本次設計的實驗為例，首先將zac工程進行編譯：選擇Project->B

26、uild Project，編譯工程。編譯結果沒有錯誤，可以進行下載調試；如果程序有錯誤，會在Problems窗口顯示，根據(jù)錯誤修改程序，并重新編譯，直到沒有錯誤。2）單擊按鈕進行下載調試。3）單擊運行程序，觀察顯示結果。4系統(tǒng)程序設計實現(xiàn)4.1PWM的產生原理81）模塊設置初始化相關寄存器的值后，使能定時器，計數(shù)器通過一定計數(shù)方式開始計數(shù)，它的值不斷與相關的比較寄存器的值進行比較，當定時器計數(shù)值與比較寄存器值相匹配時，相關的PWM輸出將發(fā)生跳變。對稱PWM波形，即PWM波形關于PWM周期中心對稱，需要在一個計數(shù)周期內比較兩次，如下圖4-1所示，在一個計數(shù)周期內，EPWMXA、EPWMXB分別對

27、CMPA、CMPB進行了兩次比較。只能在增減計數(shù)模式下產生，如圖4-1，為在增減計數(shù)模式下產生的對稱的PWM波形。圖4-1對稱PWM波形非對稱PWM波形和對稱PWM波形相對應，可以在增計數(shù)模式、減計數(shù)模式、增減計數(shù)模式下產生。圖4-2所示，為在增減計數(shù)模式下產生的非對稱PWM波形。圖4-2非對稱PWM波形2）寄存器配置輸出對稱PWM波形，TB設置為增減計數(shù)模式，在增計數(shù)時TBPRD = CA的時候EPWMXA輸出高電平，在減計數(shù)時TBPRD=CA的時候輸出低電平，如圖4-1所示。輸出非對稱PWM波形，TB設置為增減計數(shù)模式，在TBPRD = CA的時候EPWMXA輸出高電平，在TBPRD=CB

28、的時候輸出低電平，如圖4-2所示。4.2主程序的流程圖系統(tǒng)初始化初始化GPIO初始化PIE寄存器、矢量表初始化EPWM開始初始化ADC清中斷標志開中斷循環(huán)等待圖4-3主程序流程圖上升沿下降沿中斷響應CTRDIR=1對EPWM1相關寄存器做A模式配置對EPWM1相關寄存器做B模式配置ADC采樣均值濾波數(shù)字PI中斷返回YN圖4-4中斷處理程序圖4.3程序設計#define EPWM1_TIMER_TBPRD 2000 / 時間寄存器#define EPWM1_MAX_CMPA 1950#define EPWM1_MIN_CMPA 50#define EPWM1_MAX_CMPB 1950#defi

29、ne EPWM1_MIN_CMPB 50#define EPWM2_TIMER_TBPRD 2000 / 時間寄存器#define EPWM2_MAX_CMPA 1950#define EPWM2_MIN_CMPA 50#define EPWM2_MAX_CMPB 1950#define EPWM2_MIN_CMPB 50#define EPWM3_TIMER_TBPRD 2000 / 時間寄存器#define EPWM3_MAX_CMPA 950#define EPWM3_MIN_CMPA 50#define EPWM3_MAX_CMPB 1950#define EPWM3_MIN_CMPB

30、 1050以上代碼段實現(xiàn)的功能是對每個定時器進行時間配置。 GPIO_setPullUp(myGpio, GPIO_Number_0, GPIO_PullUp_Disable);GPIO_setPullUp(myGpio, GPIO_Number_1, GPIO_PullUp_Disable);GPIO_setMode(myGpio, GPIO_Number_0, GPIO_0_Mode_EPWM1A);GPIO_setMode(myGpio, GPIO_Number_1, GPIO_1_Mode_EPWM1B); GPIO_setPullUp(myGpio, GPIO_Number_2, G

31、PIO_PullUp_Disable);GPIO_setPullUp(myGpio, GPIO_Number_3, GPIO_PullUp_Disable);GPIO_setMode(myGpio, GPIO_Number_2, GPIO_2_Mode_EPWM2A);GPIO_setMode(myGpio, GPIO_Number_3, GPIO_3_Mode_EPWM2B); GPIO_setPullUp(myGpio, GPIO_Number_4, GPIO_PullUp_Disable);GPIO_setPullUp(myGpio, GPIO_Number_5, GPIO_PullUp

32、_Disable);GPIO_setMode(myGpio, GPIO_Number_4, GPIO_4_Mode_EPWM3A);GPIO_setMode(myGpio, GPIO_Number_5, GPIO_5_Mode_EPWM3B);以上代碼段是對GPIO引腳的定義，使EPWM1A的波形在GPIO的0引腳輸出，EPWM1B的波形在GPIO的1引腳輸出，同理EPWM2A、EPWM2B、EPWM3A、EPWM3B分別在GPIO的2、3、4、5引腳輸出。WDOG_disable(myWDog);CLK_enableAdcClock(myClk);(*Device_cal)();CLK_di

33、sableAdcClock(myClk);CLK_setOscSrc(myClk, CLK_OscSrc_Internal);PLL_setup(myPll, PLL_Multiplier_10, PLL_DivideSelect_ClkIn_by_2);PIE_disable(myPie);PIE_disableAllInts(myPie);CPU_disableGlobalInts(myCpu);CPU_clearIntFlags(myCpu);執(zhí)行基本的系統(tǒng)初始化，選擇內部振蕩器作為時鐘源，設置PLL X10/ 2這將產生50Mhz的=10MHz*10/2的時鐘頻率,禁用PIE和所有中斷

34、。interrupt void epwm1_isr(void) update_compare(&epwm1_info); PWM_clearIntFlag(myPwm1); PIE_clearInt(myPie, PIE_GroupNumber_3);更新CMPA和CMPB的值，清除此計時器中斷標志， 確認此中斷接收中斷3組。以上此程序段為epwm1的中斷子程序。void InitEPwm1Example() CLK_enablePwmClock(myClk, PWM_Number_1); PWM_setPeriod(myPwm1, EPWM1_TIMER_TBPRD); PWM_se

35、tPhase(myPwm1, 0x0000); PWM_setCount(myPwm1, 0x0000); PWM_setCmpA(myPwm1, EPWM1_MIN_CMPA); PWM_setCmpB(myPwm1, EPWM1_MIN_CMPB); PWM_setCounterMode(myPwm1, PWM_CounterMode_UpDown); PWM_disableCounterLoad(myPwm1); PWM_setHighSpeedClkDiv(myPwm1, PWM_HspClkDiv_by_1); PWM_setClkDiv(myPwm1, PWM_ClkDiv_by_

36、1);設置定時時鐘，設定定時器的周期，相位為0，清除計數(shù)器，設置A的比較值，設置B的比較值， 設置計數(shù)模塊，禁用相位負，開始計數(shù)，時鐘比為1。 PWM_setShadowMode_CmpA(myPwm1, PWM_ShadowMode_Shadow); PWM_setShadowMode_CmpB(myPwm1, PWM_ShadowMode_Shadow); PWM_setLoadMode_CmpA(myPwm1, PWM_LoadMode_Zero);PWM_setLoadMode_CmpB(myPwm1, PWM_LoadMode_Zero);設置陰影，在計數(shù)過程中，當需要向改變定時器的

37、周期寄存器中的值時，數(shù)據(jù)會首先寫入定時器的陰影寄存器中。 PWM_setActionQual_CntUp_CmpA_PwmA(myPwm1, PWM_ActionQual_Set); PWM_setActionQual_CntDown_CmpA_PwmA(myPwm1, PWM_ActionQual_Clear); PWM_setActionQual_CntUp_CmpB_PwmB(myPwm1, PWM_ActionQual_Set); PWM_setActionQual_CntDown_CmpB_PwmB(myPwm1, PWM_ActionQual_Clear); 事件A上設置PWM1A

38、，增計數(shù)。事件A上清除PWM1A，減計數(shù)。事件B上清除PWM1B，減計數(shù)。事件B上設置PWM1B，增計數(shù)。定時計數(shù)器TBCTR和CMPA或者CMPB比較后產生的信號送給AQ模塊,由AQ模塊確定產生什么變化，以改變PWM電平的變化。 PWM_setIntMode(myPwm1, PWM_IntMode_CounterEqualZero); PWM_enableInt(myPwm1); PWM_setIntPeriod(myPwm1, PWM_IntPeriod_ThirdEvent); 在改變比較值得地方中斷，第三個事件產生INT，選擇INT零事件。以上程序段為初始化EPWM1的程序代碼。voi

39、d update_compare(EPWM_INFO *epwm_info)if(epwm_info->EPwmTimerIntCount = 10) epwm_info->EPwmTimerIntCount = 0; if(epwm_info->EPwm_CMPA_Direction = EPWM_CMP_UP) if(PWM_getCmpA(epwm_info->myPwmHandle) < epwm_info->EPwmMaxCMPA) PWM_setCmpA(epwm_info->myPwmHandle, PWM_getCmpA(epwm_in

40、fo->myPwmHandle) + 1); else epwm_info->EPwm_CMPA_Direction = EPWM_CMP_DOWN; PWM_setCmpA(epwm_info->myPwmHandle, PWM_getCmpA(epwm_info->myPwmHandle) - 1); 每個10次的中斷改變一下CMPA和CMPB的值，如果我們增加CMPA的值，檢查，看看我們是否達到了最大值。如果沒有，增加CMPA，否則改變方向并降低CMPA的值。 Elseif(PWM_getCmpA(epwm_info->myPwmHandle) = epwm_info->EPwmMinCMPA) epwm_info->EPwm_CMPA_Direction = EPWM_CMP_UP; PWM_setCmpA(epwm_info->myPwmHandle, PWM_getCmpA(epwm_info->myPwmHandle) + 1); else PWM_setCmpA(epwm_info->myPwmHandle, PWM_getCmpA(epwm_info-