集成電路版圖設(shè)計(jì)基礎(chǔ)第10章：一般技術(shù)

1、school of phyebasics of ic layout design1之一：挑出五六個(gè)非最小尺寸的設(shè)計(jì)規(guī)則。挑出五六個(gè)非最小尺寸的設(shè)計(jì)規(guī)則。 pick five or six non-minimum design rules.之二：選擇寄生參數(shù)最小的金屬層。選擇寄生參數(shù)最小的金屬層。 get thee to the lowest parasitic metal.之三：要有足夠?qū)挼膶?dǎo)線和通孔。要有足夠?qū)挼膶?dǎo)線和通孔。 plenty of wide wiring and vias.第十章第十章 一般技術(shù)一般技術(shù)school of phyebasics of ic layout desi

2、gn2之四：不要相信你的電路設(shè)計(jì)者。不要相信你的電路設(shè)計(jì)者。 dont believe your circuit designer.之五：采用一致的方向。采用一致的方向。 use a consistent orientation.之六：不要過度。不要過度。 dont go overboard.一般技術(shù)一般技術(shù)school of phyebasics of ic layout design3之七：遠(yuǎn)離電路塊。遠(yuǎn)離電路塊。 keep off the blocks.之八：早點(diǎn)當(dāng)心敏感信號(hào)和噪聲大的信號(hào)。早點(diǎn)當(dāng)心敏感信號(hào)和噪聲大的信號(hào)。 care for your sensitive and nois

3、y signals early.之九：如果看起來很好，它就能工作。如果看起來很好，它就能工作。 if it looks nice, it will work.一般技術(shù)一般技術(shù)school of phyebasics of ic layout design4之 十：鉆研你的工藝。鉆研你的工藝。 learn your process.之十一：不要讓噪聲進(jìn)入襯底。不要讓噪聲進(jìn)入襯底。 dont let noise find the substrate.之十二：分散預(yù)留的空間。分散預(yù)留的空間。 spread reserved space.一般技術(shù)一般技術(shù)school of phyebasics of

4、ic layout design5之十三：改動(dòng)前先復(fù)制并重新命名單元。改動(dòng)前先復(fù)制并重新命名單元。 cope and rename cells before making changes.之十四：記住工作的層次。記住工作的層次。 remember your hierarchy level.之十五：使金屬層易于修改。使金屬層易于修改。 build-in easy metal revisions.一般技術(shù)一般技術(shù)school of phyebasics of ic layout design6之十六：把電源總線畫大些。把電源總線畫大些。 draw big power buses.之十七：把大電路劃

5、小。把大電路劃小。 break up large circuits.一般技術(shù)一般技術(shù)school of phyebasics of ic layout design7之一：挑出五六個(gè)非最小尺寸的設(shè)計(jì)規(guī)則之一：挑出五六個(gè)非最小尺寸的設(shè)計(jì)規(guī)則 二三十條 （10年前） 設(shè)計(jì)規(guī)則： 15002000條 （現(xiàn)在） 這么多的設(shè)計(jì)規(guī)則，只需建立一個(gè)只有五六個(gè)有效規(guī)五六個(gè)有效規(guī)則則的小子集查詢表查詢表（如N阱間距、金屬線寬和金屬層間距等），表中的每個(gè)數(shù)字都比最小工藝尺寸大比最小工藝尺寸大，所以對(duì)全體都適用。 如果要求單元盡可能小巧精致小巧精致，則需查詢每個(gè)每個(gè)詳細(xì)規(guī)則。不過此要求一般是對(duì)于設(shè)計(jì)數(shù)字標(biāo)準(zhǔn)單元數(shù)字

6、標(biāo)準(zhǔn)單元而言。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design8之一：挑出五六個(gè)非最小尺寸的設(shè)計(jì)規(guī)則之一：挑出五六個(gè)非最小尺寸的設(shè)計(jì)規(guī)則 優(yōu)點(diǎn)： 可以由此著手，開始工作開始工作； 可以使工作得更快工作得更快，因無需記住太多的設(shè)計(jì)規(guī)則； 使芯片的性能比最低性能要好比最低性能要好； 預(yù)藏了一些空檔預(yù)藏了一些空檔，以后需要時(shí)可以重新啟用。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design9之二：選擇寄生參數(shù)最小的金屬層之二：選擇寄生參數(shù)最小的金屬層 掩模設(shè)計(jì)新手往往傾向于只在metal1和metal2中布線

7、，但高頻高頻信號(hào)應(yīng)當(dāng)在寄生參數(shù)最小寄生參數(shù)最小的金屬層上，可能必須單獨(dú)單獨(dú)為這些高頻信號(hào)建立布線通道建立布線通道，并盡可能使這些信號(hào)保持在這一層上的時(shí)間越長(zhǎng)越好保持在這一層上的時(shí)間越長(zhǎng)越好。這條規(guī)則要比交替變換方向的規(guī)則更優(yōu)先考慮。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design10之三：要有足夠?qū)挼膶?dǎo)線和通孔之三：要有足夠?qū)挼膶?dǎo)線和通孔 大多數(shù)大多數(shù)版圖設(shè)計(jì)者的通常做法是用一條細(xì)的導(dǎo)線細(xì)的導(dǎo)線和單單個(gè)通孔個(gè)通孔，如果采用較寬的導(dǎo)線較寬的導(dǎo)線和較多的通孔較多的通孔。 則不僅可以降低寄生接觸電阻降低寄生接觸電阻，多個(gè)通孔更可靠更可靠。 然而如果整個(gè)

8、芯片整個(gè)芯片上的布線都是在每一個(gè)信號(hào)的每一個(gè)轉(zhuǎn)彎處有四個(gè)通孔，那就太浪費(fèi)了太浪費(fèi)了，只選擇需要這樣做的地方。 承載大電流承載大電流的地方以及傳送高頻信號(hào)傳送高頻信號(hào)的地方都需要低的寄生電阻，帶有許多通孔的寬導(dǎo)線時(shí)滿足這兩種電路要求的理想選擇。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design11之三：要有足夠?qū)挼膶?dǎo)線和通孔之三：要有足夠?qū)挼膶?dǎo)線和通孔一般技術(shù)一般技術(shù)signal viafour vias(1/4)*Rcschool of phyebasics of ic layout design12之五：采用一致的方向之五：采用一致的方向 每種器

9、件每種器件選擇一個(gè)方向一個(gè)方向，然后就永遠(yuǎn)永遠(yuǎn)也不要再偏離這個(gè)方向。 因?yàn)樵谥圃爝^程中通常存在稱為“工藝差異工藝差異”的問題。由于晶體晶體和所涉及化學(xué)過程的方向性方向性，對(duì)器件的刻蝕刻蝕會(huì)因?yàn)榉较虻牟煌兴町愑兴町?。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design13之六：不要過度之六：不要過度 如果電路設(shè)計(jì)者在一個(gè)特定單元中給出20或或30個(gè)個(gè)不用的匹配標(biāo)準(zhǔn)匹配標(biāo)準(zhǔn)，要么要么這是一個(gè)必須這樣做的極端極端關(guān)鍵單元，要么要么是這個(gè)電路設(shè)計(jì)者太過分太過分了。 這個(gè)超乎尋常匹配的電路圖，可能要花好多個(gè)星期好多個(gè)星期，結(jié)果可能實(shí)際上并不需要。 讓電

10、路設(shè)計(jì)者確認(rèn)，如果只需要5%誤差誤差的匹配，就不用花費(fèi)這么長(zhǎng)的時(shí)間，如果需要優(yōu)于優(yōu)于0.5%的匹配，那么就真的需要竭盡全力達(dá)到匹配了。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design14之七：遠(yuǎn)離電路塊之七：遠(yuǎn)離電路塊 這一技術(shù)實(shí)際上只適用只適用于模擬模擬電路。應(yīng)避免避免把信號(hào)線布在任何電路塊任何電路塊或任何其他元件任何其他元件之上。 不要把敏感的敏感的或噪聲大的噪聲大的信號(hào)線布置在任何其他東西之上。因不知道會(huì)引起什么耦合機(jī)制耦合機(jī)制或寄生效應(yīng)寄生效應(yīng)。 特別是，不要不要把信號(hào)線布置在電容電容上面。這將會(huì)在現(xiàn)有電容和布置的導(dǎo)線之間產(chǎn)生一個(gè)很大的平

11、板電容很大的平板電容。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design15之八：早點(diǎn)當(dāng)心敏感信號(hào)和噪聲大的信號(hào)之八：早點(diǎn)當(dāng)心敏感信號(hào)和噪聲大的信號(hào) 因?yàn)槿绻蟹浅Ｃ舾忻舾谢蛟肼暣笤肼暣蟮男盘?hào)，就應(yīng)該早一點(diǎn)早一點(diǎn)在版圖中考慮屏蔽屏蔽和隔離隔離的措施。之九：如果看起來很好，它就能工作之九：如果看起來很好，它就能工作 設(shè)法讓電子電子過得輕松一點(diǎn)輕松一點(diǎn)。 簡(jiǎn)單簡(jiǎn)單、對(duì)稱對(duì)稱、流暢流暢、沒有交叉沒有交叉等，這些看上去都很好，芯片也會(huì)工作得很好。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design16之十：鉆研你

12、的工藝之十：鉆研你的工藝 事實(shí)上做版圖的90%時(shí)間里都只是在用五六條五六條簡(jiǎn)單的規(guī)則，但鉆研工藝鉆研工藝能提高版圖設(shè)計(jì)能力提高版圖設(shè)計(jì)能力，且容易適應(yīng)容易適應(yīng)下一代的新工藝新工藝。之十一：不要讓噪聲進(jìn)入襯底之十一：不要讓噪聲進(jìn)入襯底 由于芯片的襯底遍布各處，一旦襯底上有了噪聲，就會(huì)傳播到芯片的每一處。 可以采用多種方式，如在噪聲嚴(yán)重的器件周圍放上許多襯底接觸襯底接觸，可以屏蔽導(dǎo)線屏蔽導(dǎo)線，可以采用低噪聲的晶體低噪聲的晶體管管或低噪聲庫低噪聲庫。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design17之十二：分散預(yù)留的空間之十二：分散預(yù)留的空間 如果最

13、初在平面布局中留下了一個(gè)大空檔大空檔，那么可以重新布置單元把這個(gè)大的空檔分散分散到所有的電路塊之間，這樣空檔不會(huì)不會(huì)那么扎眼扎眼、醒目醒目；也可以把空檔移移到一角到一角，這樣使單元安排得緊湊緊湊，也不用再進(jìn)行任何改動(dòng)。 究竟選擇選擇以上哪種布局方案，要根據(jù)電路設(shè)計(jì)者對(duì)電對(duì)電路塊是否還需要改進(jìn)路塊是否還需要改進(jìn)這種確定性來判斷。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design18之十二：分散預(yù)留的空間之十二：分散預(yù)留的空間一般技術(shù)一般技術(shù) 1 2 3 4 12 11 10 9 5 6 7 8 16 15 14 13 1 2 3 4 12 11 10

14、 9 5 6 7 8 16 15 14 13 1 2 3 4 12 11 10 9 5 6 7 8 16 15 14 13 spread reservedspacecornerfreespaceschool of phyebasics of ic layout design19之十三：改動(dòng)前先復(fù)制并重新命名單元之十三：改動(dòng)前先復(fù)制并重新命名單元 養(yǎng)成習(xí)慣在要改動(dòng)改動(dòng)單元之前之前把它們復(fù)制復(fù)制下來并把復(fù)制單元重新命名重新命名。對(duì)該單元的改動(dòng)，不會(huì)影響到其它對(duì)原有該單元的引用。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design20之十三：改動(dòng)前先復(fù)制并

15、重新命名單元之十三：改動(dòng)前先復(fù)制并重新命名單元一般技術(shù)一般技術(shù)Ablock 1Ablock 2Ablock 3Ablock 1block 2block 3AAAblock 1Ablock 2Ablock 3school of phyebasics of ic layout design21之十五：使金屬層易于修改之十五：使金屬層易于修改 這一技術(shù)在模擬模擬領(lǐng)域比較流行。 在制造電路時(shí)，實(shí)驗(yàn)室通常會(huì)制造一個(gè)以上的圓片。如乙烯制造25個(gè)個(gè)電路圓片。就在剛要開始第一層金屬開始第一層金屬加工步驟之前加工步驟之前，取出5個(gè)個(gè)左右存放起來。 如果經(jīng)過測(cè)試，有些問題需要解決，有些值需要修改，就可以取出存放的

16、圓片重新布置金屬線重新布置金屬線，接入額外的接入額外的部件部件等操作。 采用這種像像FPGA般般的技術(shù)，不必再等待一整個(gè)整個(gè)的圓片制造周期，可能810周周，而只需23周周來完成金金屬工藝步驟屬工藝步驟就行。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design22之十五：使金屬層易于修改之十五：使金屬層易于修改 芯片上有兩個(gè)額外的備選電阻，可以將原有金屬層原有金屬層用激光切斷激光切斷，并適用聚焦離子束聚焦離子束（focused ion beam）的方法淀積新的金屬淀積新的金屬來增加金屬線。 切斷以及重新布線的前提是前提是要改變的金屬層是暴露在最外最外/

17、上面上面的金屬層。 版圖備用部件可能比芯片中真正要用的部件還要多。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design23之十五：使金屬層易于修改之十五：使金屬層易于修改一般技術(shù)一般技術(shù)school of phyebasics of ic layout design24之十五：使金屬層易于修改之十五：使金屬層易于修改 在運(yùn)用金屬線修補(bǔ)時(shí)，一定不要改動(dòng)下面的工藝層不要改動(dòng)下面的工藝層。不要去移動(dòng)任何擴(kuò)散區(qū)和多晶。 一旦完成了修改金屬線的版圖，就可以把新的數(shù)據(jù)庫和原來的數(shù)據(jù)庫進(jìn)行比較，并很快看到僅有哪些改變?？蛇\(yùn)行一個(gè)特殊的稱為異或（異或（XOR）的檢查程序檢查程序來確認(rèn)沒有改動(dòng)任何下面的工藝層。 當(dāng)對(duì)這個(gè)XOR數(shù)據(jù)庫進(jìn)行比較時(shí)，不只是異或哪些需要改動(dòng)的工藝層，還將異或所有其他的工藝層。一般技術(shù)一般技術(shù)school of phyebasics of ic layout design25之十五：使金屬層易于修改之十五：使金屬層易于修改一般技術(shù)一般技術(shù)originalnewXORschool of phyebasics of ic layout design26之十六：把電源總線畫大些