計算機體系結(jié)構(gòu)論文剖析

1、高級計算機體系結(jié)構(gòu)題目：計算機體系結(jié)構(gòu)的發(fā)展史2015年12月計算機體系結(jié)構(gòu)的發(fā)展史摘要本文回顧了計算機體系的發(fā)展歷程，并分析了計算機體系的發(fā)展和技術(shù)研究的關(guān)鍵：Cell和多核等新型處理結(jié)構(gòu)和可重構(gòu)計算技術(shù)。提出了新的計算機體系結(jié)構(gòu)，為計算機研究和應(yīng)用提供參考。關(guān)鍵詞：計算機體系微處理器多處理器可重構(gòu)多核目錄引言1計算機體系的發(fā)展歷程1Cell和多核等新型處理器結(jié)構(gòu)帶來新的方向3可重構(gòu)技術(shù)與多核技術(shù)的融合6引言現(xiàn)代計算機的發(fā)展歷程可以分為2個時代：串行計算時代和并行計算時代。并行計算是在串行計算的基礎(chǔ)上，由一組處理單元組成，處理單元彼此通過相互之間的通信與協(xié)作，共同高速完成一項大規(guī)模的計算任務(wù)

2、。而每一個計算時代都是從體系結(jié)構(gòu)的發(fā)展開始，然后才是基于該結(jié)構(gòu)的系統(tǒng)軟件（特別是編譯器與操作系統(tǒng)）、應(yīng)用軟件的發(fā)展，最后隨著問題求解和發(fā)展而達(dá)到頂峰。計算機系統(tǒng)結(jié)構(gòu)也可以稱為計算機體系結(jié)構(gòu)。1964年Amdahl等人提出了計算機系統(tǒng)結(jié)構(gòu)這個概念。他們把系統(tǒng)結(jié)構(gòu)定義為程序員所看到的計算機系統(tǒng)的屬性，即計算機系統(tǒng)的概念性結(jié)構(gòu)與功能屬性。這些屬性是機器語言程序設(shè)計者（或者編譯程序生成系統(tǒng)）為使其所設(shè)計（或生成）的程序能在機器上正常運行，所需遵循的計算機屬性。這些屬性是計算機系統(tǒng)中由硬件或固件完成的功能，程序員在了解這些屬性后才能編出在傳統(tǒng)機器級上正確運行的程序。因此，計算機系統(tǒng)結(jié)構(gòu)概念的實質(zhì)是確定計

3、算機系統(tǒng)中軟硬件的界面。界面之上是軟件的功能，界面之下是硬件和固件的功能。微電子技術(shù)和封裝技術(shù)的進(jìn)步，使得高性能的VLSI微處理器得以大批量生產(chǎn)，性能價格比不斷合理，這為并行多處理機的發(fā)展奠定了重要的物質(zhì)基礎(chǔ)。計算機系統(tǒng)性能增長的根本因素有兩個：一是微電子技術(shù)，另一個是計算機體系結(jié)構(gòu)技術(shù)。五十年代以來，人們先后采用了先行控制技術(shù)、流水線技術(shù)、增加功能部件甚至多機技術(shù)、存儲尋址和管理能力的擴(kuò)充、功能分布的強化、各種互聯(lián)網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)以及支持多道、多任務(wù)的軟件技術(shù)等一系列并行處理技術(shù)，提高計算機處理速度，增強系統(tǒng)性能。多處理機體系結(jié)構(gòu)是計算機體系結(jié)構(gòu)發(fā)展中的一個重要內(nèi)容，已成為并行計算機發(fā)展中人們

4、最關(guān)注的結(jié)構(gòu)。計算機體系的發(fā)展歷程隨著計算技術(shù)的發(fā)展，計算機體系也在不斷發(fā)展變化。20世紀(jì)60年代初期，隨著晶體管和磁芯存儲器的出現(xiàn)，處理單元和存儲器實現(xiàn)小型化，并行計算機開始出現(xiàn)。到了20世紀(jì)60年代末期，單一處理器中可以集成多個功能單元，產(chǎn)生了流水線技術(shù)。該技術(shù)與單純提高CPU時鐘頻率相比，大大提高了并行計算機系統(tǒng)的性能。當(dāng)時，伊利諾依大學(xué)和Burroughs公司開始著手實施IlliacW計劃，研制1臺64顆CPU的SIMD主機系統(tǒng)，涉及到相關(guān)硬件技術(shù)、體系結(jié)構(gòu)、I/O設(shè)備、操作系統(tǒng)、程序設(shè)計語言，以及包括應(yīng)用程序在內(nèi)的眾多研究課題。1975年，隨著一臺規(guī)模大大縮小的原型系統(tǒng)（僅使用了16

5、顆CPU）的面世，新的計算技術(shù)也得到了發(fā)展。首先是存儲系統(tǒng)的概念，提出了虛擬存儲和緩存的思想，大大提高了計算機的整體性能。其次是半導(dǎo)體存儲器開始代替磁芯存儲器，大大縮小了存儲器的體積并提高了訪存速度。集成電路技術(shù)也被廣泛而迅速地應(yīng)用到計算機技術(shù)中。1976年Cray-1問世，向量計算技術(shù)被應(yīng)用到高性能計算機中。Cray-1對所使用的邏輯電路是經(jīng)過精心設(shè)計的，采用RISC精簡指令集，引入向量寄存器，完成向量運算。20世紀(jì)80年代開始，微處理器技術(shù)高速發(fā)展，隨著機器的字長從4位、8位、16位一直增加到32位、64位，其性能也隨之顯著提高。卡內(nèi)基梅隆大學(xué)提出共享存儲多處理器體系結(jié)構(gòu)，并在當(dāng)時流行的D

6、ECPDP-11小型計算機的基礎(chǔ)上研制出1臺由16臺PDP-11/40處理機通過交叉開關(guān)與16個共享存儲器模塊相連接而成的共享存儲多處理器系統(tǒng)C.mmp。伯克利加州大學(xué)對基于SMP方式的總線協(xié)議進(jìn)行擴(kuò)展，提出了Cache一致性問題的處理方案。從此，C.mmp開創(chuàng)出的共享存儲多處理器體系結(jié)構(gòu)便成為服務(wù)器和桌面工作站的主流。20世紀(jì)80年代中期，基于消息傳遞機制的并行計算機開始出現(xiàn)，加州理工學(xué)院將64個i8086/i8087處理器通過超立方體互連結(jié)構(gòu)連接起來。此后，便先后出現(xiàn)了InteliPSC系列、INMOSTransputer系列、IntelParagon，以及IBMSP的前身Vulcan等基

7、于消息傳遞機制的并行計算機°RISC精簡指令集計算機，用20%指令的組合實現(xiàn)了CISC計算機指令系統(tǒng)不常用的80%指令的功能。在提高性能方面，RISC采用了超級流水線、超級標(biāo)量、超長指令字并行處理結(jié)構(gòu)；多級指令Cache；編譯優(yōu)化等技術(shù)，充分利用RISC的內(nèi)部資源，發(fā)揮其內(nèi)部操作的并行性，從而提高流水線的執(zhí)行效率。20世紀(jì)80年代后期，RISC處理機的性能指標(biāo)幾乎以每年翻一番的速度發(fā)展，它對于提高計算機系統(tǒng)的性能和應(yīng)用水平起著巨大的作用。目前，由Intel和HP兩家公司聯(lián)合開發(fā)的基于IA64架構(gòu)的Merced芯片，并由其共同定義的顯式并行指令計算技術(shù)EPIC(ExplicitlyPa

8、rallelInstructionComputing)，將為微處理器技術(shù)的發(fā)展帶來突破性進(jìn)展。EPIC技術(shù)主要指編譯器在微處理器執(zhí)行指令之前就對整個程序的代碼作出優(yōu)化安排，編譯器分析指令間的依賴關(guān)系，將沒有依賴關(guān)系的指令(最多3個)組成一“組”，由Merced內(nèi)置的執(zhí)行單元讀入被分成組的指令群并執(zhí)行。從理論上講，EPIC可以并行執(zhí)行3倍于執(zhí)行單元數(shù)的指令。64位體系結(jié)構(gòu)的Merced芯片還采用了指令預(yù)測、數(shù)據(jù)預(yù)裝等技術(shù)，可以顯著地減少實際執(zhí)行程序的長度，同時增強語句執(zhí)行的并行性，經(jīng)過代碼的重組，程序的執(zhí)行時間比基于傳統(tǒng)體系結(jié)構(gòu)的微處理器幾乎減少了一半；更加不同凡響的是，可以消除分支預(yù)測錯誤的三

9、分之二。IA64微處理器具有128個通用寄存器以及128個浮點寄存器，而目前基于RISC的微處理器通常只有32個寄存器。它還具有更為豐富的與大量寄存器相連的附屬功能部件，使得其應(yīng)用更為廣泛，同時內(nèi)部各功能部件之間的可伸縮性擴(kuò)展了機器的“寬度”，提高了系統(tǒng)的性能。容量更大的Cache以及更多的讀寫端口，使得基于IA64微處理器的速度不再受到存儲延遲的限制。EPIC設(shè)計的Merced芯片可并行處理十幾個運算，而當(dāng)今最優(yōu)秀的芯片也只能并行處理4個運算操作。EPIC芯片用并行方式執(zhí)行任務(wù)而不用順序執(zhí)行，這將使其速度比現(xiàn)在的CISC和RISC芯片至少快兩倍。只有0.18微米微小距離的跡線間寬度也使芯片時

10、鐘能夠達(dá)到900MHZ。使用EPIC設(shè)計的Merced是第一個被分為三部分的芯片：一部分運行CISC，另一部分運行RISC，第三部分運行EPIC。把三種體系結(jié)合于一塊芯片意味著現(xiàn)存的應(yīng)用程序?qū)⑷匀豢梢赃\行在基于新芯片的服務(wù)器上。Cell和多核等新型處理器結(jié)構(gòu)帶來新的方向隨著人們對計算機CPU速度的不斷追求和微電子技術(shù)的發(fā)展及限制，一種新的處理器結(jié)構(gòu)開始出現(xiàn)，它就是Cell和多核架構(gòu)技術(shù)的實現(xiàn)。Cell架構(gòu)是1個單芯片多核處理單元，處理單元之間共享存儲器資源。與多核處理器不同，Cell主要采用協(xié)處理器方式，然后依靠多個處理器并行技術(shù)來實現(xiàn)運算速度的提高。盡管存在應(yīng)用程序難以充分利用的弊病，但是其

11、綜合效率以及功耗控制都非常理想，開創(chuàng)了完全可擴(kuò)展的架構(gòu)模式。從而為大型機、服務(wù)器、以至包括手機在內(nèi)的所有消費類電子產(chǎn)品提供1個統(tǒng)一的架構(gòu)平臺。只需要改變頻率、內(nèi)核數(shù)量等相關(guān)參數(shù)，即可保證在1個機器上開發(fā)、在所有機器上運行，大大節(jié)省了軟件移植所帶來的費用。因此，使用Cell的手機完全可以與相應(yīng)的服務(wù)器進(jìn)行直接溝通和資源共享，從而把這些小資源集合成為一個龐大的計算資源，構(gòu)成一個真正的信息化時代。在這個資源體系中，每個資源節(jié)點可能是微不足道的，但是每個節(jié)點的運算都可能被整個資源庫無窮放大，從而構(gòu)成一個完整的Cell網(wǎng)絡(luò)，為消費類電子的信息網(wǎng)絡(luò)化帶來真正的革命。多核處理器的出現(xiàn)則是一場新的計算方式的革

12、命1，2。2006年，處理器開始從單核向多核處理器發(fā)展，多核處理器已不再局限于高端服務(wù)器，開始向PC機普及，多核處理器使PC機變成并行式計算機。在多核處理器逐漸成為市場主導(dǎo)后，怎樣利用多核的優(yōu)勢來優(yōu)化并行程序設(shè)計成為一個需要研究和解決的問題。多核設(shè)計的出現(xiàn)為摩爾定律轉(zhuǎn)向基辛格規(guī)則帶來了生命力。英特爾推出了雙核、四核至強和雙核安騰處理器，AMD也推出了雙核、四核皓龍芯片，IBM的Power5+芯片也是雙核設(shè)計，針對HPC和圖形運算的Cell芯片更是擁有1+8個核，SUN公司的UltrasparcT1擁有8個核，Clearspeed（96核）、思科NPU（192核）、RIKEN（512核）更是推出

13、了擁有數(shù)十個甚至數(shù)百個核的芯片，預(yù)計到2020年，千核CPU也會誕生。同時，多核技術(shù)在高性能計算中也已獲得了廣泛應(yīng)用。3可重構(gòu)計算技術(shù)帶來新的亮點以前的計算機硬件技術(shù)都是固件化的，無法隨著環(huán)境的改變而改變，產(chǎn)生大量的電子垃圾，不利于環(huán)保經(jīng)濟(jì)的發(fā)展，而可重構(gòu)計算技術(shù)的出現(xiàn)則為我們帶來了曙光。可重構(gòu)計算就是通過實現(xiàn)硬件的可編程技術(shù)來滿足不同計算任務(wù)的需求，從而達(dá)到最佳性能，且要求這種硬件結(jié)構(gòu)的變化能實時地適應(yīng)計算任務(wù)要求的變化。這種體系結(jié)構(gòu)可變的特點，可以滿足實際應(yīng)用中的多元化需求。實現(xiàn)可重構(gòu)計算的底層技術(shù)有FPGA（現(xiàn)場可編程門陣列）和CPLD編程技術(shù)。在處理器芯片體系結(jié)構(gòu)設(shè)計中采用可重構(gòu)計算技

14、術(shù)的基本思想是通過動態(tài)配置片上大量的處理單元、存儲單元和互連單元，來支持各種不同類型并行性的計算模型，從而能在一個很寬的應(yīng)用范圍內(nèi)達(dá)到高性能，提高片上硬件資源的利用率?；诳芍貥?gòu)計算技術(shù)實現(xiàn)的多型微處理芯片體系結(jié)構(gòu)能夠很好地利用半導(dǎo)體技術(shù)發(fā)展提供的能力，在解決應(yīng)用的多樣性問題的同時，還可解決片上資源利用率、設(shè)計復(fù)雜性、系統(tǒng)可靠性以及降低成本和功耗等多方面的問題?？芍貥?gòu)計算技術(shù)在處理器芯片設(shè)計中的應(yīng)用改變了傳統(tǒng)的指令集體系結(jié)構(gòu)、微體系結(jié)構(gòu)設(shè)計和實現(xiàn)技術(shù)?？芍貥?gòu)計算技術(shù)3-5使計算機硬件的設(shè)計不再復(fù)雜，硬件不再只是“硬”，也具備“軟”的特性，即硬件可“編程”。在可編程的介質(zhì)中提供強大的計算能力和密

15、度，使得在單片系統(tǒng)上以低硬件復(fù)雜度開發(fā)出各種類型的應(yīng)用，同時能夠針對應(yīng)用中固有的并行性特征動態(tài)配置多個微體系結(jié)構(gòu)模型，從而大幅度提高計算系統(tǒng)性能、降低功耗和設(shè)計的復(fù)雜性。在設(shè)計中通常采用“自頂向下”的方法，即把系統(tǒng)分為若干模塊。原則是使得每個模塊有較獨立的功能，模塊之間的耦合盡可能?。ㄍǔ１憩F(xiàn)為相互通信盡量簡單）。劃分之后，再分別實現(xiàn)每個模塊，最后把模塊像搭積木似地組裝起來。其中某些模塊可以做成現(xiàn)成的，可供設(shè)計時使用，即IP核心，它可以重復(fù)使用，從而提高了設(shè)計效率。再配合成熟的EDA工具作為設(shè)計流程的工具鏈，這樣設(shè)計就顯得相對容易。當(dāng)然相對使用高級語言的軟件編程，仍然是難于設(shè)計和缺乏靈活性的，

16、其實IP的思想與軟件的靜態(tài)鏈接庫很相似。可以把IP核心封裝成軟件可調(diào)用的庫的形式。庫分為靜態(tài)庫和動態(tài)庫，動態(tài)庫允許在程序執(zhí)行時按需加載和卸載。這相當(dāng)于硬件在設(shè)計運行時，IP核心可以動態(tài)地載入和卸出，當(dāng)然前提是并不破壞原有程序和數(shù)據(jù)。把IP核心封裝成動態(tài)庫，將是可重構(gòu)計算平臺最為核心的思想。隨著芯片設(shè)計技術(shù)的SoC化，如何在1個芯片中集成很多現(xiàn)有的IP核，快速設(shè)計系統(tǒng)成為未來研究發(fā)展的重點。這時，IP核的可重用性和可更改性就成了最關(guān)鍵的技術(shù)，而開放源碼的IP核將提供方向。中國有案可查的開放源碼硬件項目是2001年3月啟動的OpenARM項目，在“中國芯”盛行的那幾年里，不少學(xué)校和研究單位參考開放

17、源碼的處理器設(shè)計了自己的微處理器。這個時期，中國利用開放源碼硬件的資源進(jìn)行IC設(shè)計的方法開始悄然流行。中國工程院院士許居衍的論文半導(dǎo)體特征循環(huán)與可重構(gòu)芯片中基于此技術(shù)的發(fā)展提出“許氏循環(huán)”3,半導(dǎo)體產(chǎn)品的主要特征將沿著“通用”與“專用”循環(huán)波動，每10年1次，從2018年2028年，將會重新走向通用?！霸S氏循環(huán)”發(fā)展圖如圖2所示。MFlC/U-SoC通用明48專用圖工“許氏循師”找展圖58電路設(shè)計許居衍的依據(jù)是，因為“可重構(gòu)計算是1個難度頗大、涉及面甚廣的課題，盡管當(dāng)前很多人在研究，但是無論在器件結(jié)構(gòu)、系統(tǒng)結(jié)構(gòu)還是在設(shè)計方法學(xué)方面，均存在不少問題，仍有很長的路要走。可重構(gòu)計算技術(shù)的發(fā)展，最終將

18、推動主流應(yīng)用進(jìn)入U-SoC通用波動。只通過對'毛坯芯片'（RawChip）的配置編程就可以得到用戶自定義的功能電路，從而引導(dǎo)半導(dǎo)體產(chǎn)業(yè)結(jié)構(gòu)演變，最終促進(jìn)芯片應(yīng)用創(chuàng)新Designless模式的興起"。所謂的Designless，就是無需設(shè)計、自動生成集成電路，工程師只需要關(guān)注應(yīng)用和功能層面即可。但實現(xiàn)Disignless的前提是必須軟硬件都開放。因為如果只開放軟件，不知硬件細(xì)節(jié)，還是無法生成一個完整設(shè)計。因此，一個邏輯的發(fā)展應(yīng)是“硬”、“軟”均可編程，即算法可編程、可重構(gòu)器件也可編程的U-SoC?？芍貥?gòu)技術(shù)與多核技術(shù)的融合自從計算機發(fā)明以來，馮諾依曼體系結(jié)構(gòu)一直占據(jù)計算機體系結(jié)構(gòu)的統(tǒng)治地位，科學(xué)家和工程師們在此基礎(chǔ)上不斷研究硬件和軟件，使CPU和存儲器技術(shù)得到了飛速的發(fā)展，也為信息化、網(wǎng)絡(luò)化奠定了基礎(chǔ)。隨著人們對信息化的要求越來越高，馮諾依曼體系結(jié)構(gòu)已經(jīng)無法滿足人們的技術(shù)需求和發(fā)展要求，對計算機的要求不再僅僅是高速計算，同時更應(yīng)具備信息處理和智能升級能力?？芍貥?gòu)技術(shù)與多核技術(shù)的出現(xiàn)為此提供了基礎(chǔ)。筆者認(rèn)為新的計算機體系結(jié)構(gòu)將是：（l）