集成電路制造技術(shù)：(12)(13)(14)工藝集成與封裝測(cè)試

1、微電子工藝微電子工藝(5) -工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試2第第12章章 工藝集成工藝集成第第13章章 工藝監(jiān)控工藝監(jiān)控第第14章章 封裝與測(cè)試封裝與測(cè)試第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試312.1 金屬化與多層互連金屬化與多層互連12.2 CMOS集成電路工藝集成電路工藝12.3 雙極型集成電路工藝雙極型集成電路工藝第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試412.1 金屬化與多層互連金屬化與多層互連n金屬及金屬性材料在芯片上的應(yīng)用被稱為金金屬及金屬性材料在芯片上的應(yīng)用被稱為金屬化，形成的整個(gè)金屬及

2、金屬性材料結(jié)構(gòu)稱屬化，形成的整個(gè)金屬及金屬性材料結(jié)構(gòu)稱金屬化系統(tǒng)。金屬化系統(tǒng)。n金屬化材料可分為三類：金屬化材料可分為三類：互連材料；互連材料；接觸材料；接觸材料；MOSFET柵電極材料。柵電極材料。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試512.1 金屬化與多層互連金屬化與多層互連 互連材料互連材料指將同一芯片內(nèi)的各個(gè)獨(dú)立的元指將同一芯片內(nèi)的各個(gè)獨(dú)立的元器件連接成為具有一定功能的電路模塊；器件連接成為具有一定功能的電路模塊；接觸接觸材料材料是指直接與半導(dǎo)體材料接觸的材料，以及是指直接與半導(dǎo)體材料接觸的材料，以及提供與外部相連的連接點(diǎn)；提供與外部相連的連接點(diǎn)；MOSFET柵電極柵

3、電極材料材料是作為是作為MOSFET器件的一個(gè)組成部分，器件的一個(gè)組成部分，對(duì)器件的性能起著重要作用。對(duì)器件的性能起著重要作用。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試612.1.1 歐姆接觸歐姆接觸n歐姆接觸指金屬與半導(dǎo)體的接觸電阻值遠(yuǎn)小于半導(dǎo)體本歐姆接觸指金屬與半導(dǎo)體的接觸電阻值遠(yuǎn)小于半導(dǎo)體本身電阻。身電阻。n金金/半接觸的電流密度：半接觸的電流密度：n肖特基勢(shì)壘高度：肖特基勢(shì)壘高度：n接觸電阻：接觸電阻：n低摻雜接觸電阻：低摻雜接觸電阻：n高摻雜接觸電阻：高摻雜接觸電阻：mb 1nkTqVkTq2eeTAJb0VcdJdVRkTqcTqAkRbeDcNRNb21s319Dm

4、exp;cm10第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試712.1.2 布線技術(shù)布線技術(shù) 集成電路對(duì)互連布線有以下要求：集成電路對(duì)互連布線有以下要求： 布線材料有低的電阻率和良好的穩(wěn)定布線材料有低的電阻率和良好的穩(wěn)定性；性； 布線應(yīng)具有強(qiáng)的抗電遷移能力；布線應(yīng)具有強(qiáng)的抗電遷移能力； 布線材料可被精細(xì)刻蝕，并具有抗環(huán)布線材料可被精細(xì)刻蝕，并具有抗環(huán)境侵蝕的能力；境侵蝕的能力； 布線材料易于淀積成膜，粘附性要好，布線材料易于淀積成膜，粘附性要好，臺(tái)階覆蓋要好，并有良好的可焊性。臺(tái)階覆蓋要好，并有良好的可焊性。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試81、電遷移現(xiàn)象、電遷

5、移現(xiàn)象n在大電流密度作用下金屬化引線的質(zhì)量輸運(yùn)現(xiàn)象。質(zhì)量輸在大電流密度作用下金屬化引線的質(zhì)量輸運(yùn)現(xiàn)象。質(zhì)量輸運(yùn)沿電子流方向，結(jié)果在一方形成空洞，另一方形成小丘。運(yùn)沿電子流方向，結(jié)果在一方形成空洞，另一方形成小丘。n中值失效時(shí)間中值失效時(shí)間MTF 指指50%互連線失效的時(shí)間互連線失效的時(shí)間 ：kTEJACMTFac/exp2第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試92、穩(wěn)定性、穩(wěn)定性 金屬與半導(dǎo)體之間的任何反應(yīng)，都會(huì)對(duì)金屬與半導(dǎo)體之間的任何反應(yīng)，都會(huì)對(duì)器件性能帶來影響。如硅在鋁中具有一定的器件性能帶來影響。如硅在鋁中具有一定的固溶度，若芯片局部形成固溶度，若芯片局部形成“熱點(diǎn)熱點(diǎn)”

6、，硅會(huì)溶，硅會(huì)溶解進(jìn)入鋁層中，致使硅片表面產(chǎn)生蝕坑，進(jìn)解進(jìn)入鋁層中，致使硅片表面產(chǎn)生蝕坑，進(jìn)而出現(xiàn)尖楔現(xiàn)象，造成淺結(jié)穿通?？朔@種而出現(xiàn)尖楔現(xiàn)象，造成淺結(jié)穿通?？朔@種影響的主要方法是選擇與半導(dǎo)體接觸穩(wěn)定的影響的主要方法是選擇與半導(dǎo)體接觸穩(wěn)定的金屬類材料作為阻擋層或在金屬鋁中加入少金屬類材料作為阻擋層或在金屬鋁中加入少量半導(dǎo)體硅元素，使其含量達(dá)到或接近固溶量半導(dǎo)體硅元素，使其含量達(dá)到或接近固溶度，這就避免了硅溶解進(jìn)入鋁層。度，這就避免了硅溶解進(jìn)入鋁層。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試103、金屬布線的工藝特性、金屬布線的工藝特性 n附著性要好，指所淀積的金屬薄膜與襯底硅

7、附著性要好，指所淀積的金屬薄膜與襯底硅片表面的氧化層等應(yīng)具有良好的附著性。片表面的氧化層等應(yīng)具有良好的附著性。n臺(tái)階覆蓋性好，是指如果襯底硅片表面存在臺(tái)階覆蓋性好，是指如果襯底硅片表面存在臺(tái)階，在淀積金屬薄膜時(shí)會(huì)在臺(tái)階的陰面和臺(tái)階，在淀積金屬薄膜時(shí)會(huì)在臺(tái)階的陰面和陽面間產(chǎn)生很大的淀積速率差，甚至在陰面陽面間產(chǎn)生很大的淀積速率差，甚至在陰面角落根本無法得到金屬的淀積。這樣會(huì)造成角落根本無法得到金屬的淀積。這樣會(huì)造成金屬布線在臺(tái)階處開路或無法通過較大的電金屬布線在臺(tái)階處開路或無法通過較大的電流。流。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試114、合金工藝、合金工藝 n金屬膜經(jīng)過圖形

8、加工以后，形成了互連線。但是，金屬膜經(jīng)過圖形加工以后，形成了互連線。但是，還必須對(duì)金屬互連線進(jìn)行熱處理，使金屬牢固地附還必須對(duì)金屬互連線進(jìn)行熱處理，使金屬牢固地附著于襯底硅片表面，并且在接觸窗口與硅形成良好著于襯底硅片表面，并且在接觸窗口與硅形成良好的歐姆接觸。這一熱處理過程稱為合金工藝。的歐姆接觸。這一熱處理過程稱為合金工藝。n合金工藝有兩個(gè)作用：其一增強(qiáng)金屬對(duì)氧化層的還合金工藝有兩個(gè)作用：其一增強(qiáng)金屬對(duì)氧化層的還原作用，從而提高附著力；其二是利用半導(dǎo)體元素原作用，從而提高附著力；其二是利用半導(dǎo)體元素在金屬中存在一定的固溶度。在金屬中存在一定的固溶度。第五單元第五單元 工藝集成與封裝測(cè)試工藝

9、集成與封裝測(cè)試1212.1.3 多層互連多層互連 多層互連，一方面可以使單位芯片面積上可用的多層互連，一方面可以使單位芯片面積上可用的互連布線面積成倍增加，允許可有更多的互連線；互連布線面積成倍增加，允許可有更多的互連線；另一方面使用多層互連系統(tǒng)能降低因互連線過長(zhǎng)導(dǎo)另一方面使用多層互連系統(tǒng)能降低因互連線過長(zhǎng)導(dǎo)致的延遲時(shí)間的過長(zhǎng)。因此，多層互連技術(shù)成為集致的延遲時(shí)間的過長(zhǎng)。因此，多層互連技術(shù)成為集成電路發(fā)展的必然。成電路發(fā)展的必然。 多層互連系統(tǒng)主要由金屬導(dǎo)電層和絕緣介質(zhì)層組多層互連系統(tǒng)主要由金屬導(dǎo)電層和絕緣介質(zhì)層組成。因此可從金屬導(dǎo)電層和絕緣介質(zhì)層的材料特性，成。因此可從金屬導(dǎo)電層和絕緣介質(zhì)層

10、的材料特性，工藝特性，以及互連延遲時(shí)間等多個(gè)方面來分析工藝特性，以及互連延遲時(shí)間等多個(gè)方面來分析ULSI對(duì)多層互連系統(tǒng)的要求。對(duì)多層互連系統(tǒng)的要求。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試1312.1.3 多層互連多層互連 否是完成器件結(jié)構(gòu)硅片CVD介質(zhì)薄膜平坦化光刻接觸孔和通孔PECVD鈍化層是否最后一層金屬化測(cè)試封裝第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試1412.1.4 銅多層互連系統(tǒng)工藝流程銅多層互連系統(tǒng)工藝流程 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試1512.1.4 銅多層互連系統(tǒng)工藝流程銅多層互連系統(tǒng)工藝流程 第五單元第五單元 工藝集成

11、與封裝測(cè)試工藝集成與封裝測(cè)試1612.2 CMOS集成電路工藝集成電路工藝 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試1712.2.1 隔離工藝隔離工藝 在CMOS電路的一個(gè)反相器中，p溝和n溝MOSFET的源漏，都是由同種導(dǎo)電類型的半導(dǎo)體材料構(gòu)成，并和襯底（阱）的導(dǎo)電類型不同，因此，MOSEET本身就是被pn結(jié)所隔離，即是自隔離。只要維持源/襯底pn結(jié)和漏/襯底pn結(jié)的反偏，MOSFET便能維持自隔離。而在pMOS和nMOS元件之間和反相器之間的隔離通常是采用介質(zhì)隔離。CMOS電路的介質(zhì)隔離工藝主要是局部場(chǎng)氧化工藝和淺槽隔離工藝。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝

12、測(cè)試1812.2.1 隔離工藝隔離工藝1、局部場(chǎng)氧化工藝、局部場(chǎng)氧化工藝第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試1912.2.1 隔離工藝隔離工藝2、淺槽隔離工藝、淺槽隔離工藝第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試2012.2.2 阱工藝結(jié)構(gòu)阱工藝結(jié)構(gòu) 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試2112.2.3 薄柵氧化技術(shù)薄柵氧化技術(shù) 柵氧化層是柵氧化層是MOS器件的核心。隨著器件尺寸的不斷縮小，器件的核心。隨著器件尺寸的不斷縮小，柵氧化層的厚度也要求按比例減薄，以加強(qiáng)柵控能力，抑制柵氧化層的厚度也要求按比例減薄，以加強(qiáng)柵控能力，抑制短溝道效應(yīng)，提高

13、器件的驅(qū)動(dòng)能力和可靠性等。但隨著柵氧短溝道效應(yīng)，提高器件的驅(qū)動(dòng)能力和可靠性等。但隨著柵氧化層厚度的不斷減薄，會(huì)遇到一系列問題，如：柵的漏電流化層厚度的不斷減薄，會(huì)遇到一系列問題，如：柵的漏電流會(huì)呈指數(shù)規(guī)律劇增；硼雜質(zhì)穿透氧化層進(jìn)入導(dǎo)電溝道等。為會(huì)呈指數(shù)規(guī)律劇增；硼雜質(zhì)穿透氧化層進(jìn)入導(dǎo)電溝道等。為解決上述難題，通常采用超薄氮氧化硅柵代替純氧化硅柵。解決上述難題，通常采用超薄氮氧化硅柵代替純氧化硅柵。氮的引入能改善氮的引入能改善SiO2/Si界面特性，因?yàn)榻缑嫣匦?，因?yàn)镾i-N鍵的強(qiáng)度比鍵的強(qiáng)度比Si-H鍵、鍵、Si-OH鍵大得多，因此可抑制熱載流子和電離輻射等所鍵大得多，因此可抑制熱載流子和電離

14、輻射等所產(chǎn)生的缺陷。將氮引入到氧化硅中的另一個(gè)好處是可以抑制產(chǎn)生的缺陷。將氮引入到氧化硅中的另一個(gè)好處是可以抑制PMOS器件中硼的穿透效應(yīng)，提高閾值電壓的穩(wěn)定性及器件器件中硼的穿透效應(yīng)，提高閾值電壓的穩(wěn)定性及器件的可靠性。的可靠性。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試2212.2.4 非均勻溝道摻雜非均勻溝道摻雜 柵長(zhǎng)縮短和短溝道效應(yīng)這對(duì)矛盾可以通過非均勻柵長(zhǎng)縮短和短溝道效應(yīng)這對(duì)矛盾可以通過非均勻溝道摻雜解決，即表面雜質(zhì)濃度低，體內(nèi)雜質(zhì)濃度溝道摻雜解決，即表面雜質(zhì)濃度低，體內(nèi)雜質(zhì)濃度高。這種雜質(zhì)結(jié)構(gòu)的溝道具有柵閾值電壓低，抗短高。這種雜質(zhì)結(jié)構(gòu)的溝道具有柵閾值電壓低，抗短溝道

15、效應(yīng)能力強(qiáng)的特點(diǎn)。這種非均勻溝道的形成有溝道效應(yīng)能力強(qiáng)的特點(diǎn)。這種非均勻溝道的形成有主要有兩種工藝技術(shù)：主要有兩種工藝技術(shù)： 兩步注入工藝，第一步是形成低摻雜淺注入兩步注入工藝，第一步是形成低摻雜淺注入表面區(qū)；第二步是形成高摻雜深注入防穿通區(qū)。表面區(qū)；第二步是形成高摻雜深注入防穿通區(qū)。 在高濃度襯底上選擇外延生長(zhǎng)雜質(zhì)濃度低的在高濃度襯底上選擇外延生長(zhǎng)雜質(zhì)濃度低的溝道層，即形成梯度溝道剖面。這種方法能獲得低溝道層，即形成梯度溝道剖面。這種方法能獲得低的閾值電壓，高的遷移率和高的抗穿通電壓，但寄的閾值電壓，高的遷移率和高的抗穿通電壓，但寄生結(jié)電容和耗盡層電容大。生結(jié)電容和耗盡層電容大。 第五單元第

16、五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試2312.2.5 柵電極材料與難溶金屬硅化柵電極材料與難溶金屬硅化物自對(duì)準(zhǔn)工藝物自對(duì)準(zhǔn)工藝第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試2412.2.6 源源/漏技術(shù)與淺結(jié)形成漏技術(shù)與淺結(jié)形成 1、輕摻雜漏結(jié)構(gòu)、輕摻雜漏結(jié)構(gòu)(LDD) 2、超淺源漏延伸區(qū)結(jié)構(gòu)、超淺源漏延伸區(qū)結(jié)構(gòu) 3、暈圈反型雜質(zhì)摻雜結(jié)構(gòu)和大角度、暈圈反型雜質(zhì)摻雜結(jié)構(gòu)和大角度注入反型雜質(zhì)摻雜結(jié)構(gòu)注入反型雜質(zhì)摻雜結(jié)構(gòu)第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試2512.2.7 CMOS電路工藝流程第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試2612.2.7 C

17、MOS電路工藝流程第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試2712.2.7 CMOS電路工藝流程第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試2812.3 雙極型集成電路工藝雙極型集成電路工藝 雙極型集成電路的基本工藝大致可分為兩大類：雙極型集成電路的基本工藝大致可分為兩大類：一類是需要在元件之間制作電隔離區(qū)的工藝，另一一類是需要在元件之間制作電隔離區(qū)的工藝，另一類是元件之間采取自然隔離的工藝。采用第一類工類是元件之間采取自然隔離的工藝。采用第一類工藝的主要有晶體管藝的主要有晶體管-晶體管邏輯晶體管邏輯(TTL)電路，射極耦電路，射極耦合邏輯合邏輯 (ECL)電路、肖特基

18、晶體管電路、肖特基晶體管-晶體管邏輯晶體管邏輯 (STTL)電路等。隔離工藝有電路等。隔離工藝有pn結(jié)隔離，介質(zhì)隔離及結(jié)隔離，介質(zhì)隔離及pn結(jié)結(jié)-介質(zhì)混合隔離。而采用元件之間自然隔離工介質(zhì)混合隔離。而采用元件之間自然隔離工藝的另一類電路主要是集成注入邏輯藝的另一類電路主要是集成注入邏輯 (I2L)電路。電路。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試2912.3.1 隔離工藝隔離工藝 雙極型電路采用的隔雙極型電路采用的隔離方法主要有離方法主要有pn結(jié)隔離，結(jié)隔離，介質(zhì)隔離及介質(zhì)隔離及pn結(jié)結(jié)-介質(zhì)混合介質(zhì)混合隔離。隔離。 1、pn結(jié)隔離結(jié)隔離第五單元第五單元 工藝集成與封裝測(cè)試工藝

19、集成與封裝測(cè)試3012.3.1 隔離工藝隔離工藝2、混合隔離、混合隔離第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試3112.3.2 雙極型集成電路工藝流程雙極型集成電路工藝流程 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試3212.3.2 雙極型集成電路工藝流程雙極型集成電路工藝流程 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試3312.3.3 多晶硅在雙極型電路中的應(yīng)用多晶硅在雙極型電路中的應(yīng)用 1、多晶硅發(fā)射極、多晶硅發(fā)射極 采用多晶硅形成發(fā)射區(qū)接觸可以大大改善晶采用多晶硅形成發(fā)射區(qū)接觸可以大大改善晶體管的電流增益和縮小器件的縱向尺寸，獲得更體管的電流增益和縮

20、小器件的縱向尺寸，獲得更淺的發(fā)射結(jié)。淺的發(fā)射結(jié)。 2、自對(duì)準(zhǔn)發(fā)射極和基區(qū)接觸、自對(duì)準(zhǔn)發(fā)射極和基區(qū)接觸第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試3434n金屬化與多層互連金屬化與多層互連 nCMOS集成電路工藝集成電路工藝 n雙極型集成電路工藝雙極型集成電路工藝 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試35第第13章章 工藝監(jiān)控工藝監(jiān)控13.1 概述概述 13.2 實(shí)時(shí)監(jiān)控實(shí)時(shí)監(jiān)控 13.3 工藝檢測(cè)片工藝檢測(cè)片 13.4 集成結(jié)構(gòu)測(cè)試圖形集成結(jié)構(gòu)測(cè)試圖形 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試3613.1 概述概述 n所謂工藝監(jiān)控就是借助于一整套檢測(cè)技

21、術(shù)和所謂工藝監(jiān)控就是借助于一整套檢測(cè)技術(shù)和專用設(shè)備，監(jiān)控整個(gè)生產(chǎn)過程，在工藝過程專用設(shè)備，監(jiān)控整個(gè)生產(chǎn)過程，在工藝過程中，連續(xù)提取工藝參數(shù)，在工藝結(jié)束時(shí)，對(duì)中，連續(xù)提取工藝參數(shù)，在工藝結(jié)束時(shí)，對(duì)工藝流程進(jìn)行評(píng)估。工藝流程進(jìn)行評(píng)估。n工藝過程檢測(cè)內(nèi)容包括硅與其它輔助材料檢工藝過程檢測(cè)內(nèi)容包括硅與其它輔助材料檢測(cè)和工藝檢測(cè)兩大部分。測(cè)和工藝檢測(cè)兩大部分。材料檢測(cè)；材料檢測(cè)；工藝檢測(cè)。工藝檢測(cè)。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試3713.1 概述概述 n工藝檢測(cè)技術(shù)得到了迅速的提高，今后將主要向工藝檢測(cè)技術(shù)得到了迅速的提高，今后將主要向著三個(gè)方向發(fā)展：著三個(gè)方向發(fā)展：工藝線實(shí)時(shí)監(jiān)

22、控；工藝線實(shí)時(shí)監(jiān)控；非破壞性檢測(cè)，指對(duì)硅片直接進(jìn)行檢測(cè)；非破壞性檢測(cè)，指對(duì)硅片直接進(jìn)行檢測(cè)；非接觸監(jiān)測(cè)，指對(duì)硅片直接進(jìn)行檢測(cè)。非接觸監(jiān)測(cè)，指對(duì)硅片直接進(jìn)行檢測(cè)。n當(dāng)前，工藝監(jiān)控一般是同時(shí)采用三種方式：當(dāng)前，工藝監(jiān)控一般是同時(shí)采用三種方式：1、通過工藝設(shè)備的監(jiān)控系統(tǒng)，進(jìn)行在線實(shí)時(shí)監(jiān)控；、通過工藝設(shè)備的監(jiān)控系統(tǒng)，進(jìn)行在線實(shí)時(shí)監(jiān)控；2、采用工藝檢測(cè)片，通過對(duì)工藝檢測(cè)片的測(cè)試跟蹤了、采用工藝檢測(cè)片，通過對(duì)工藝檢測(cè)片的測(cè)試跟蹤了解工藝情況；解工藝情況；3、配置集成結(jié)構(gòu)測(cè)試圖形，通過對(duì)微電子測(cè)試圖形的、配置集成結(jié)構(gòu)測(cè)試圖形，通過對(duì)微電子測(cè)試圖形的檢測(cè)評(píng)估具體具體工藝，工藝設(shè)備，工藝流程。檢測(cè)評(píng)估具體具體工

23、藝，工藝設(shè)備，工藝流程。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試3813.2 實(shí)時(shí)監(jiān)控實(shí)時(shí)監(jiān)控 實(shí)時(shí)監(jiān)控是指生產(chǎn)過程中通過監(jiān)控裝實(shí)時(shí)監(jiān)控是指生產(chǎn)過程中通過監(jiān)控裝置對(duì)整個(gè)工藝線或具體工藝過程進(jìn)行的實(shí)置對(duì)整個(gè)工藝線或具體工藝過程進(jìn)行的實(shí)時(shí)監(jiān)控，當(dāng)監(jiān)控裝置探測(cè)到某一被測(cè)條件時(shí)監(jiān)控，當(dāng)監(jiān)控裝置探測(cè)到某一被測(cè)條件達(dá)到設(shè)定閾值，工藝線或具體工藝設(shè)備就達(dá)到設(shè)定閾值，工藝線或具體工藝設(shè)備就自動(dòng)進(jìn)行工藝調(diào)整；或者報(bào)警（自停止），自動(dòng)進(jìn)行工藝調(diào)整；或者報(bào)警（自停止），由操作人員及時(shí)進(jìn)行工藝調(diào)整。由操作人員及時(shí)進(jìn)行工藝調(diào)整。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試3913.3 工藝檢測(cè)片

24、工藝檢測(cè)片 工藝檢測(cè)片，又叫工藝陪片（簡(jiǎn)稱陪片）。工藝檢測(cè)片，又叫工藝陪片（簡(jiǎn)稱陪片）。一般使用沒有圖形的大圓片，安插在所要一般使用沒有圖形的大圓片，安插在所要監(jiān)控的工序，陪著生產(chǎn)片（正片）一起流監(jiān)控的工序，陪著生產(chǎn)片（正片）一起流水，在該工序完成后取出，通過專用設(shè)備水，在該工序完成后取出，通過專用設(shè)備對(duì)陪片進(jìn)行測(cè)試，提取工藝數(shù)據(jù)，從而實(shí)對(duì)陪片進(jìn)行測(cè)試，提取工藝數(shù)據(jù)，從而實(shí)現(xiàn)對(duì)工藝流程現(xiàn)場(chǎng)的監(jiān)控，并在下一工序現(xiàn)對(duì)工藝流程現(xiàn)場(chǎng)的監(jiān)控，并在下一工序之前就判定本工序?yàn)楹细?、或返工、或?bào)之前就判定本工序?yàn)楹细瘛⒒蚍倒?、或?bào)廢。廢。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試4013.3.1

25、 晶片檢測(cè)晶片檢測(cè) 對(duì)晶片的檢測(cè)包括對(duì)原始的拋光片和對(duì)晶片的檢測(cè)包括對(duì)原始的拋光片和工藝過程中的晶片的檢測(cè)。工藝過程中的晶片的檢測(cè)。 對(duì)拋光片從三個(gè)方面進(jìn)行檢驗(yàn)，幾何尺對(duì)拋光片從三個(gè)方面進(jìn)行檢驗(yàn)，幾何尺寸、外觀缺陷和物理特性。寸、外觀缺陷和物理特性。 對(duì)工藝過程中的晶片的檢測(cè)方法有化學(xué)對(duì)工藝過程中的晶片的檢測(cè)方法有化學(xué)腐蝕法、腐蝕法、X射線形貌照相法和銅綴飾技術(shù)。射線形貌照相法和銅綴飾技術(shù)。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試4113.3.2 氧化層檢測(cè)氧化層檢測(cè) 1、厚度測(cè)量，包括比色法、斜面干涉法、橢圓偏振法、厚度測(cè)量，包括比色法、斜面干涉法、橢圓偏振法和分光光度計(jì)法。和

26、分光光度計(jì)法。 2、針孔檢測(cè)，包括化學(xué)腐蝕法、液晶顯示、銅染色、針孔檢測(cè)，包括化學(xué)腐蝕法、液晶顯示、銅染色和和MOS結(jié)構(gòu)測(cè)試法等。結(jié)構(gòu)測(cè)試法等。 3、擊穿特性檢測(cè)，是、擊穿特性檢測(cè)，是MOS器件柵氧化膜和集成電路器件柵氧化膜和集成電路層間絕緣的電學(xué)特性和可靠性的一個(gè)重要量度。層間絕緣的電學(xué)特性和可靠性的一個(gè)重要量度。 4、C-V測(cè)量技術(shù)，廣泛用于測(cè)量技術(shù)，廣泛用于SiO2-Si界面性質(zhì)的研究，界面性質(zhì)的研究，高頻高頻C-V法已成為法已成為MOS工藝常規(guī)監(jiān)測(cè)手段。可以測(cè)量：工藝常規(guī)監(jiān)測(cè)手段?？梢詼y(cè)量：固定電荷密度、固定電荷密度、Na+密度等。密度等。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與

27、封裝測(cè)試4213.3.3 光刻工藝檢測(cè)光刻工藝檢測(cè) 對(duì)光刻工藝的檢測(cè)包括：掩膜版和硅片對(duì)光刻工藝的檢測(cè)包括：掩膜版和硅片平整度檢測(cè)；掩膜版和硅片上圖形的平整度檢測(cè)；掩膜版和硅片上圖形的CD（Critical Dimension)尺寸檢測(cè)；光刻膠厚尺寸檢測(cè)；光刻膠厚度及針孔檢測(cè)；掩膜版缺陷及對(duì)準(zhǔn)檢測(cè)。度及針孔檢測(cè)；掩膜版缺陷及對(duì)準(zhǔn)檢測(cè)。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試4313.3.4 擴(kuò)散層檢測(cè)擴(kuò)散層檢測(cè) 1、薄層電阻測(cè)量，通常采用兩種方法：、薄層電阻測(cè)量，通常采用兩種方法：四探針法和范德堡法。四探針法和范德堡法。 2、結(jié)深測(cè)量，包括結(jié)的顯示、結(jié)深測(cè)量，包括結(jié)的顯示 、結(jié)深

28、測(cè)、結(jié)深測(cè)量量 和亞微米結(jié)深測(cè)量和亞微米結(jié)深測(cè)量 。 3、雜質(zhì)分布測(cè)量、雜質(zhì)分布測(cè)量 ，包括陽極氧化剝，包括陽極氧化剝層的微分電導(dǎo)法和擴(kuò)展電阻法。層的微分電導(dǎo)法和擴(kuò)展電阻法。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試44 1、中、大劑量注入檢測(cè)，檢測(cè)方法與擴(kuò)散、中、大劑量注入檢測(cè)，檢測(cè)方法與擴(kuò)散層相同，只是檢測(cè)的是載流子特性。層相同，只是檢測(cè)的是載流子特性。 2、小劑量注入檢測(cè)，檢測(cè)方法有兩次注入、小劑量注入檢測(cè)，檢測(cè)方法有兩次注入法、法、MOS晶體管閾值電壓漂移法、脈沖晶體管閾值電壓漂移法、脈沖C-V法和法和擴(kuò)展電阻法等。擴(kuò)展電阻法等。 3、幾種方法的比較，離子注入層中雜質(zhì)原、幾

29、種方法的比較，離子注入層中雜質(zhì)原子的分布一般采用中子活化分析、放射性示蹤法、子的分布一般采用中子活化分析、放射性示蹤法、二次離子質(zhì)譜（二次離子質(zhì)譜（SIMS）、背散射（）、背散射（RBS）、和）、和俄歇電子能譜（俄歇電子能譜（AES）等方法檢測(cè)。）等方法檢測(cè)。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試4513.3.6 外延層檢測(cè)外延層檢測(cè)1、厚度測(cè)量、厚度測(cè)量2、圖形漂移和圖形畸變的測(cè)量、圖形漂移和圖形畸變的測(cè)量 3、電阻率測(cè)量、電阻率測(cè)量4、雜質(zhì)分布和自摻雜分布測(cè)量、雜質(zhì)分布和自摻雜分布測(cè)量第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試4613.4 集成結(jié)構(gòu)測(cè)試圖形集成

30、結(jié)構(gòu)測(cè)試圖形 微電子測(cè)試結(jié)構(gòu)和測(cè)試圖形必需滿足兩個(gè)準(zhǔn)微電子測(cè)試結(jié)構(gòu)和測(cè)試圖形必需滿足兩個(gè)準(zhǔn)則：則： 1、要求通過對(duì)測(cè)試結(jié)構(gòu)和測(cè)試圖形的檢測(cè)、要求通過對(duì)測(cè)試結(jié)構(gòu)和測(cè)試圖形的檢測(cè)能獲得正確的結(jié)果。因此，要根據(jù)電路設(shè)計(jì)要求能獲得正確的結(jié)果。因此，要根據(jù)電路設(shè)計(jì)要求和實(shí)際能達(dá)到的工藝條件來進(jìn)行測(cè)試結(jié)構(gòu)和測(cè)試和實(shí)際能達(dá)到的工藝條件來進(jìn)行測(cè)試結(jié)構(gòu)和測(cè)試圖形設(shè)計(jì)。圖形設(shè)計(jì)。 2、要求由測(cè)試圖形和測(cè)試結(jié)構(gòu)能使用自動(dòng)、要求由測(cè)試圖形和測(cè)試結(jié)構(gòu)能使用自動(dòng)測(cè)量系統(tǒng)便捷地獲取數(shù)據(jù)，自動(dòng)測(cè)量系統(tǒng)應(yīng)用最測(cè)量系統(tǒng)便捷地獲取數(shù)據(jù)，自動(dòng)測(cè)量系統(tǒng)應(yīng)用最少的探針（或探測(cè)板）。少的探針（或探測(cè)板）。第五單元第五單元 工藝集成與封裝測(cè)

31、試工藝集成與封裝測(cè)試4713.4.1 微電子測(cè)試圖形的功能與配置微電子測(cè)試圖形的功能與配置 1、微電子測(cè)試圖形的功能、微電子測(cè)試圖形的功能1）提取工藝、器件和電路參數(shù)，評(píng)價(jià)材）提取工藝、器件和電路參數(shù)，評(píng)價(jià)材料、設(shè)備、工藝和操作人員工作質(zhì)量，實(shí)料、設(shè)備、工藝和操作人員工作質(zhì)量，實(shí)行工藝監(jiān)控和工藝診斷；行工藝監(jiān)控和工藝診斷；2）制定工藝規(guī)范和設(shè)計(jì)規(guī)范；）制定工藝規(guī)范和設(shè)計(jì)規(guī)范；3）建立工藝模擬、器件模擬和電路模擬）建立工藝模擬、器件模擬和電路模擬的數(shù)據(jù)庫；的數(shù)據(jù)庫；4）考察工藝線的技術(shù)能力；）考察工藝線的技術(shù)能力；5）進(jìn)行成品率分析和可靠性分析。）進(jìn)行成品率分析和可靠性分析。第五單元第五單元 工

32、藝集成與封裝測(cè)試工藝集成與封裝測(cè)試4813.4.1 微電子測(cè)試圖形的功能與配置微電子測(cè)試圖形的功能與配置 2、微電子測(cè)試圖形的配置方式、微電子測(cè)試圖形的配置方式全片式，即工藝陪片全片式，即工藝陪片(PVW)，這種類型是，這種類型是把測(cè)試圖形周期性地重復(fù)排列在圓片上，把測(cè)試圖形周期性地重復(fù)排列在圓片上，形成形成PVW(Process Validation Wafer的簡(jiǎn)稱的簡(jiǎn)稱)。 外圍式，這是一種早期常用的方式。它由外圍式，這是一種早期常用的方式。它由位于每個(gè)電路位于每個(gè)電路(芯片芯片)周圍的測(cè)試結(jié)構(gòu)所組成，周圍的測(cè)試結(jié)構(gòu)所組成，用于工藝監(jiān)控和可靠性分析。用于工藝監(jiān)控和可靠性分析。插花式，這種

33、方式是在圓片的選定位置用插花式，這種方式是在圓片的選定位置用測(cè)試圖形代替整個(gè)電路芯片，其數(shù)量和位測(cè)試圖形代替整個(gè)電路芯片，其數(shù)量和位置由需要而定。置由需要而定。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試4913.4.2 幾種常用的測(cè)試圖形幾種常用的測(cè)試圖形 1、薄層電阻測(cè)試圖形、薄層電阻測(cè)試圖形第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試5013.4.2 幾種常用的測(cè)試圖形幾種常用的測(cè)試圖形 1、薄層電阻測(cè)試圖形、薄層電阻測(cè)試圖形,DCAB CDABVVRI,ADBC DABCVVRI4.532ln2sVVRWII,()ln22AB CDBC DAAB CDBC DAR

34、RRWfR第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試5113.4.2 幾種常用的測(cè)試圖形幾種常用的測(cè)試圖形 1、薄層電阻測(cè)試圖形、薄層電阻測(cè)試圖形 偏移方形十字形結(jié)構(gòu)偏移方形十字形結(jié)構(gòu) 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試5213.4.2 幾種常用的測(cè)試圖形幾種常用的測(cè)試圖形 1、薄層電阻測(cè)試圖形、薄層電阻測(cè)試圖形大正十字形結(jié)構(gòu)大正十字形結(jié)構(gòu) 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試5313.4.2 幾種常用的測(cè)試圖形幾種常用的測(cè)試圖形 1、薄層電阻測(cè)試圖形、薄層電阻測(cè)試圖形小正十字形結(jié)構(gòu)小正十字形結(jié)構(gòu) 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與

35、封裝測(cè)試5413.4.2 幾種常用的測(cè)試圖形幾種常用的測(cè)試圖形 2、平面四探針測(cè)試圖形、平面四探針測(cè)試圖形210.72622sVVSIIc第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試5513.4.2 幾種常用的測(cè)試圖形幾種常用的測(cè)試圖形 3、金屬、金屬-半導(dǎo)體接觸電阻測(cè)試圖形半導(dǎo)體接觸電阻測(cè)試圖形 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試5613.4.2 幾種常用的測(cè)試圖形幾種常用的測(cè)試圖形 4、掩模套準(zhǔn)測(cè)試結(jié)構(gòu)、掩模套準(zhǔn)測(cè)試結(jié)構(gòu) 隨著大規(guī)模、超大規(guī)模集成電路的發(fā)展，隨著大規(guī)模、超大規(guī)模集成電路的發(fā)展，電路圖形的線寬越來越小，光刻工藝中的套準(zhǔn)問電路圖形的線寬越來越小，光

36、刻工藝中的套準(zhǔn)問題變得越來超重要掩模套準(zhǔn)測(cè)試結(jié)構(gòu)就是用來題變得越來超重要掩模套準(zhǔn)測(cè)試結(jié)構(gòu)就是用來檢測(cè)套準(zhǔn)誤差的。檢測(cè)套準(zhǔn)誤差的。 套準(zhǔn)誤差的定量測(cè)量可以用光學(xué)方法，也套準(zhǔn)誤差的定量測(cè)量可以用光學(xué)方法，也可以用電學(xué)方法。下面介紹幾種與生產(chǎn)工藝相容可以用電學(xué)方法。下面介紹幾種與生產(chǎn)工藝相容的目測(cè)和電測(cè)的掩模套準(zhǔn)測(cè)試結(jié)構(gòu)。的目測(cè)和電測(cè)的掩模套準(zhǔn)測(cè)試結(jié)構(gòu)。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試5713.4.2 幾種常用的測(cè)試圖形幾種常用的測(cè)試圖形 5、工藝缺陷測(cè)量、工藝缺陷測(cè)量隨機(jī)缺陷測(cè)試結(jié)構(gòu)隨機(jī)缺陷測(cè)試結(jié)構(gòu) 采用電學(xué)測(cè)試方法確定與基本工藝結(jié)構(gòu)相關(guān)的缺陷采用電學(xué)測(cè)試方法確定與基本工藝結(jié)

37、構(gòu)相關(guān)的缺陷及其密度分布，并可由此預(yù)測(cè)成品率的測(cè)試結(jié)構(gòu)叫做隨及其密度分布，并可由此預(yù)測(cè)成品率的測(cè)試結(jié)構(gòu)叫做隨機(jī)缺陷測(cè)試結(jié)構(gòu)。有下面幾種：機(jī)缺陷測(cè)試結(jié)構(gòu)。有下面幾種： （1）鋁條連續(xù)性測(cè)試結(jié)構(gòu)）鋁條連續(xù)性測(cè)試結(jié)構(gòu) （2）接觸鏈測(cè)試結(jié)構(gòu)）接觸鏈測(cè)試結(jié)構(gòu) （3）柵極鏈測(cè)試結(jié)構(gòu)）柵極鏈測(cè)試結(jié)構(gòu) （4）MOS晶體管陣列測(cè)試結(jié)構(gòu)晶體管陣列測(cè)試結(jié)構(gòu) （5）可選址）可選址CMOS反相器陣列測(cè)試結(jié)構(gòu)反相器陣列測(cè)試結(jié)構(gòu) （6）環(huán)形振蕩器）環(huán)形振蕩器 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試5813.4.3 微電子測(cè)試圖形實(shí)例微電子測(cè)試圖形實(shí)例 n電路約電路約27000個(gè)元件，存儲(chǔ)單元用多晶硅做負(fù)載，

38、外個(gè)元件，存儲(chǔ)單元用多晶硅做負(fù)載，外圍電路用耗盡型圍電路用耗盡型MOS管做負(fù)載，采用標(biāo)準(zhǔn)管做負(fù)載，采用標(biāo)準(zhǔn)5微米硅柵微米硅柵等平面工藝，芯片尺寸等平面工藝，芯片尺寸3.34.8mm2，在，在75mm的硅片的硅片上對(duì)稱插入上對(duì)稱插入5個(gè)測(cè)試圖形。個(gè)測(cè)試圖形。n特點(diǎn)：主要測(cè)試點(diǎn)排列在測(cè)試圖形外圍，特點(diǎn)：主要測(cè)試點(diǎn)排列在測(cè)試圖形外圍，18個(gè)主要測(cè)個(gè)主要測(cè)試點(diǎn)與電路芯片一樣，可使用同樣固定探針卡；每個(gè)試點(diǎn)與電路芯片一樣，可使用同樣固定探針卡；每個(gè)電路芯片旁，放置了多晶硅負(fù)載電阻的測(cè)試結(jié)構(gòu)，用電路芯片旁，放置了多晶硅負(fù)載電阻的測(cè)試結(jié)構(gòu)，用于檢測(cè)整個(gè)硅片上電阻的均勻性，以及由于光刻套偏于檢測(cè)整個(gè)硅片上電阻

39、的均勻性，以及由于光刻套偏時(shí)，濃摻雜的時(shí)，濃摻雜的N+源漏橫向擴(kuò)散對(duì)多晶電阻值的影響，源漏橫向擴(kuò)散對(duì)多晶電阻值的影響，彌補(bǔ)了插入式測(cè)試圖形采集數(shù)據(jù)的不足；除含有薄層彌補(bǔ)了插入式測(cè)試圖形采集數(shù)據(jù)的不足；除含有薄層電阻、電容、晶體管（增強(qiáng)和耗盡）、電阻、電容、晶體管（增強(qiáng)和耗盡）、CD尺寸等常尺寸等常規(guī)測(cè)試結(jié)構(gòu)外，特別針對(duì)存儲(chǔ)器電路工藝結(jié)構(gòu)的特點(diǎn)，規(guī)測(cè)試結(jié)構(gòu)外，特別針對(duì)存儲(chǔ)器電路工藝結(jié)構(gòu)的特點(diǎn)，設(shè)計(jì)了幾組隨機(jī)缺陷測(cè)試結(jié)構(gòu)。設(shè)計(jì)了幾組隨機(jī)缺陷測(cè)試結(jié)構(gòu)。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試5959n實(shí)時(shí)監(jiān)控實(shí)時(shí)監(jiān)控 n工藝檢測(cè)片工藝檢測(cè)片 n集成結(jié)構(gòu)測(cè)試圖形集成結(jié)構(gòu)測(cè)試圖形 第五單元

40、第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試60第第14章章 封裝與測(cè)試封裝與測(cè)試 n14.1 芯片封裝技術(shù)芯片封裝技術(shù) n14.2 集成電路測(cè)試技術(shù)集成電路測(cè)試技術(shù) 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試6114.1 芯片封裝技術(shù)芯片封裝技術(shù) 微電子芯片封裝在滿足器件的電、熱、微電子芯片封裝在滿足器件的電、熱、光、機(jī)械性能的基礎(chǔ)上，主要應(yīng)實(shí)現(xiàn)芯片光、機(jī)械性能的基礎(chǔ)上，主要應(yīng)實(shí)現(xiàn)芯片與外電路的互連，并應(yīng)對(duì)器件和系統(tǒng)的小與外電路的互連，并應(yīng)對(duì)器件和系統(tǒng)的小型化、高可靠性、高性價(jià)比也起到關(guān)鍵作型化、高可靠性、高性價(jià)比也起到關(guān)鍵作用。用。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集

41、成與封裝測(cè)試6214.1.1 封裝的作用和地位封裝的作用和地位 微電子封裝通常有五種作用，即電源微電子封裝通常有五種作用，即電源分配、信號(hào)分配、散熱通道、機(jī)械支撐和分配、信號(hào)分配、散熱通道、機(jī)械支撐和環(huán)境保護(hù)。環(huán)境保護(hù)。 器件封裝在國(guó)際上已成為獨(dú)立的封裝器件封裝在國(guó)際上已成為獨(dú)立的封裝產(chǎn)業(yè)，并與器件測(cè)試、器件設(shè)計(jì)和器件制產(chǎn)業(yè)，并與器件測(cè)試、器件設(shè)計(jì)和器件制造共同構(gòu)成微電子產(chǎn)業(yè)的四大支柱。造共同構(gòu)成微電子產(chǎn)業(yè)的四大支柱。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試6314.1.2 封裝類型封裝類型 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試6414.1.2 封裝類型封裝類型

42、 1、芯片粘接技術(shù)、芯片粘接技術(shù) 如果只需將集成電路芯片固定安裝在基板如果只需將集成電路芯片固定安裝在基板上，一般有以下幾種方法。上，一般有以下幾種方法。 (1)Au-Si合金共熔法。合金共熔法。 (2)焊料合金片焊接法。焊料合金片焊接法。 (3)導(dǎo)電膠粘接法。導(dǎo)電膠粘接法。 (4)有機(jī)樹脂粘接法。有機(jī)樹脂粘接法。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試6514.1.2 封裝類型封裝類型 2、芯片互連技術(shù)、芯片互連技術(shù) 芯片互連技術(shù)主要有引線鍵合芯片互連技術(shù)主要有引線鍵合(WB)、載帶自動(dòng)焊、載帶自動(dòng)焊(TAB)和倒和倒裝焊裝焊(FCB)三種。三種。 (1)WB。WB是一種傳統(tǒng)

43、的、最常用的、也是最成熟的芯片是一種傳統(tǒng)的、最常用的、也是最成熟的芯片互連技術(shù)，至今各類芯片的焊接仍以互連技術(shù)，至今各類芯片的焊接仍以WB為主。它又可分為熱壓為主。它又可分為熱壓焊、超聲焊和熱壓超聲焊焊、超聲焊和熱壓超聲焊(又稱金絲球焊又稱金絲球焊)三種方式。三種方式。 (2)TAB。 TAB是連接芯片焊區(qū)和基板焊區(qū)的是連接芯片焊區(qū)和基板焊區(qū)的“橋梁橋梁”，它，它包括芯片焊區(qū)凸點(diǎn)形成、載帶引線制作、載帶引線與芯片凸點(diǎn)焊包括芯片焊區(qū)凸點(diǎn)形成、載帶引線制作、載帶引線與芯片凸點(diǎn)焊接接(稱為內(nèi)引線焊接稱為內(nèi)引線焊接)、載帶、載帶-芯片互連焊后的基板粘接和最后的載芯片互連焊后的基板粘接和最后的載帶引線與

44、基板焊區(qū)的外引線焊接幾個(gè)部分。帶引線與基板焊區(qū)的外引線焊接幾個(gè)部分。 （3）FCB。FCB是芯片面朝下，將芯片焊區(qū)與基板焊區(qū)直接是芯片面朝下，將芯片焊區(qū)與基板焊區(qū)直接互連的技術(shù)。互連的技術(shù)。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試6614.1.2 封裝類型封裝類型 3、一級(jí)微電子封裝、一級(jí)微電子封裝 一級(jí)封裝是將一個(gè)或多個(gè)一級(jí)封裝是將一個(gè)或多個(gè)IC芯片用適宜的材芯片用適宜的材料料(金屬、陶瓷、塑料或它們的組合金屬、陶瓷、塑料或它們的組合)封裝起來，同封裝起來，同時(shí)，在芯片的焊區(qū)與封裝的外引腳間用芯片互連方時(shí)，在芯片的焊區(qū)與封裝的外引腳間用芯片互連方法連接起來，使之成為有實(shí)用功能

45、的電子元器件或法連接起來，使之成為有實(shí)用功能的電子元器件或組件。組件。 一級(jí)封裝包括封裝外殼制作在內(nèi)的單芯片組件一級(jí)封裝包括封裝外殼制作在內(nèi)的單芯片組件和多芯片組件兩大類。和多芯片組件兩大類。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試6714.1.2 封裝類型封裝類型 3、一級(jí)微電子封裝、一級(jí)微電子封裝 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試6814.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 1、DIP和和PGA技術(shù)技術(shù) 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試6914.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 2、SOP和和QFP技術(shù)技術(shù) 第五單元

46、第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試7014.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 3、BGA技術(shù)技術(shù) BGA即即“焊球陣列焊球陣列”。它是在基板的下面按陣列方式引。它是在基板的下面按陣列方式引出球形引腳，在基板上面裝配出球形引腳，在基板上面裝配LSI芯片（有的芯片（有的BGA引腳與芯引腳與芯片在基板的同一面），是片在基板的同一面），是LSI芯片用的一種表面安裝型封裝。芯片用的一種表面安裝型封裝。它的出現(xiàn)解決了它的出現(xiàn)解決了QFP等周邊引腳封裝長(zhǎng)期難以解決的多等周邊引腳封裝長(zhǎng)期難以解決的多I/0引引腳數(shù)腳數(shù)LSI、VLSI芯片的封裝問題。芯片的封裝問題。 目前市場(chǎng)上出現(xiàn)的目前市場(chǎng)

47、上出現(xiàn)的BGA封裝，按基板的種類，主要分為封裝，按基板的種類，主要分為PBGA(塑封塑封BGA)、CBGA(陶瓷陶瓷BGA)、CCGA(陶瓷焊柱陣陶瓷焊柱陣列列)、TBGA(載帶載帶BGA)、MBGA(金屬金屬BGA)、FCBGA(倒裝倒裝芯片芯片BGA)和和EBGA(帶散熱器帶散熱器BGA)等。等。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試7114.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 3、BGA技術(shù)技術(shù)PBGA封裝結(jié)構(gòu)封裝結(jié)構(gòu) 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試7214.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 3、BGA技術(shù)技術(shù) CBGA封裝結(jié)構(gòu)封裝

48、結(jié)構(gòu) 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試7314.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 3、BGA技術(shù)技術(shù)CCGA封裝結(jié)構(gòu)封裝結(jié)構(gòu) 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試7414.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 3、BGA技術(shù)技術(shù)TBGA封裝結(jié)構(gòu)封裝結(jié)構(gòu) 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試7514.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 3、BGA技術(shù)技術(shù)FCBGA封裝結(jié)構(gòu)封裝結(jié)構(gòu) 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試7614.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 4、CSP技術(shù)技術(shù) CSP，即芯片尺

49、寸封裝。這種產(chǎn)品具有的特即芯片尺寸封裝。這種產(chǎn)品具有的特點(diǎn)包括：體積??；可容納的引腳最多；電性能良好；點(diǎn)包括：體積??；可容納的引腳最多；電性能良好；散熱性能優(yōu)良。散熱性能優(yōu)良。 目前市場(chǎng)上開發(fā)出目前市場(chǎng)上開發(fā)出CSP有數(shù)十種，歸結(jié)起來，有數(shù)十種，歸結(jié)起來，大致可分為以下幾類：大致可分為以下幾類：1)柔性基板封裝；柔性基板封裝；2)剛性基剛性基板；板；3)引線框架式；引線框架式；4)微小模塑型；微小模塑型；5)圓片級(jí)將在圓片級(jí)將在本節(jié)后面進(jìn)行詳細(xì)介紹；本節(jié)后面進(jìn)行詳細(xì)介紹；6)疊層型。疊層型。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試7714.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù)

50、 5、FC技術(shù)技術(shù) FC(Flip Chip)即倒裝片或倒裝片法，也是人們常說的即倒裝片或倒裝片法，也是人們常說的凸點(diǎn)芯片，是沒有封裝的芯片封裝。制作方法與凸點(diǎn)芯片，是沒有封裝的芯片封裝。制作方法與WLP完全完全相同，只是它的凸點(diǎn)還包括相同，只是它的凸點(diǎn)還包括Au凸點(diǎn)、凸點(diǎn)、Cu凸點(diǎn)、凸點(diǎn)、Ni-Au、Ni-Cu-Au、In等凸點(diǎn)；凸點(diǎn)間的節(jié)距比等凸點(diǎn)；凸點(diǎn)間的節(jié)距比CSP的節(jié)距更小。而的節(jié)距更小。而BGA和和CSP則是則是FC的擴(kuò)展和應(yīng)用。制作的擴(kuò)展和應(yīng)用。制作FC凸點(diǎn)的工藝方法凸點(diǎn)的工藝方法十分廣泛，根據(jù)不同需求，當(dāng)前主要有蒸發(fā)十分廣泛，根據(jù)不同需求，當(dāng)前主要有蒸發(fā)/濺射法、電鍍?yōu)R射法、電

51、鍍法、化學(xué)鍍法、打球法、焊料置球法、模板印制法、激光法、化學(xué)鍍法、打球法、焊料置球法、模板印制法、激光凸點(diǎn)法、移置凸點(diǎn)法、柔性凸點(diǎn)法、疊層法和噴射法等。凸點(diǎn)法、移置凸點(diǎn)法、柔性凸點(diǎn)法、疊層法和噴射法等。其中的電鍍法、置球法、印制法、化學(xué)鍍法及打球法應(yīng)用其中的電鍍法、置球法、印制法、化學(xué)鍍法及打球法應(yīng)用居多，而以印制法和電鍍法最具有發(fā)展前途。居多，而以印制法和電鍍法最具有發(fā)展前途。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試7814.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 6、FBP技術(shù)技術(shù) FBP(F1at Bump Package)技術(shù)，即平面凸點(diǎn)式封裝技術(shù)。技術(shù)，即平面凸點(diǎn)式

52、封裝技術(shù)。FBP是為是為了改善了改善QFN生產(chǎn)過程中的諸多問題而得以研發(fā)的，生產(chǎn)過程中的諸多問題而得以研發(fā)的，F(xiàn)BP的外形與的外形與QFN相相近，引腳分布也可以一一對(duì)應(yīng)，外觀上的主要不同點(diǎn)在于：傳統(tǒng)近，引腳分布也可以一一對(duì)應(yīng)，外觀上的主要不同點(diǎn)在于：傳統(tǒng)QFN的的引腳與塑膠底部引腳與塑膠底部(底面底面)在同一平面，而在同一平面，而FBP的引腳則凸出于塑膠底部，的引腳則凸出于塑膠底部，從而在從而在SMT時(shí)，使焊料與集成電路的結(jié)合面由平面變?yōu)榱Ⅲw，因此在時(shí)，使焊料與集成電路的結(jié)合面由平面變?yōu)榱Ⅲw，因此在PCB的裝配工藝中有效地減少了虛焊的可能性；同時(shí)目前的裝配工藝中有效地減少了虛焊的可能性；同時(shí)目

53、前FBP采用的是采用的是鍍金工藝，在實(shí)現(xiàn)無鉛化的同時(shí)不用提高鍵合溫度就能實(shí)現(xiàn)可靠的焊接，鍍金工藝，在實(shí)現(xiàn)無鉛化的同時(shí)不用提高鍵合溫度就能實(shí)現(xiàn)可靠的焊接，從而減少了電路板組裝廠的相關(guān)困擾，使電路板的可靠性更高。總之，從而減少了電路板組裝廠的相關(guān)困擾，使電路板的可靠性更高?？傊?，在體積上，在體積上，F(xiàn)BP可以比可以比QFN更小、更薄，真正滿足輕薄短小的市場(chǎng)需求。更小、更薄，真正滿足輕薄短小的市場(chǎng)需求。其穩(wěn)定的性能，杰出的低阻抗、高散熱、超導(dǎo)電性能同時(shí)滿足了現(xiàn)在的其穩(wěn)定的性能，杰出的低阻抗、高散熱、超導(dǎo)電性能同時(shí)滿足了現(xiàn)在的集成電路設(shè)計(jì)趨勢(shì)。集成電路設(shè)計(jì)趨勢(shì)。FBP獨(dú)特的凸點(diǎn)式引腳設(shè)計(jì)也使焊接更簡(jiǎn)單

54、、更牢獨(dú)特的凸點(diǎn)式引腳設(shè)計(jì)也使焊接更簡(jiǎn)單、更牢固。固。 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試7914.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 7、MCMMCP技術(shù)技術(shù) 多芯片組件多芯片組件（Multi-Chip Module, MCM）是在混合集成電路是在混合集成電路(Hybrid Integrated Circuit，HIC)基礎(chǔ)上發(fā)展起來的一種高技術(shù)電子產(chǎn)品，它是將多個(gè)基礎(chǔ)上發(fā)展起來的一種高技術(shù)電子產(chǎn)品，它是將多個(gè)LSI、VLSI芯片和其他元器件高密度組裝在多層互連基板上，然后封裝在同一殼芯片和其他元器件高密度組裝在多層互連基板上，然后封裝在同一殼體內(nèi)，以形成高密度、高

55、可靠的專用電子產(chǎn)品，它是一種典型的高級(jí)混合集成組體內(nèi)，以形成高密度、高可靠的專用電子產(chǎn)品，它是一種典型的高級(jí)混合集成組件。而多芯片封裝件。而多芯片封裝(MultiChip Package，MCP)則是適應(yīng)個(gè)人計(jì)算機(jī)、無線通信，則是適應(yīng)個(gè)人計(jì)算機(jī)、無線通信，特別是移動(dòng)通信的飛速發(fā)展和大眾化普及所要求的多功能、高性能、高可靠性及特別是移動(dòng)通信的飛速發(fā)展和大眾化普及所要求的多功能、高性能、高可靠性及低成本的要求，使用并安裝少量商用芯片，制作完成的封裝產(chǎn)品。低成本的要求，使用并安裝少量商用芯片，制作完成的封裝產(chǎn)品。MCP的電路的電路設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)靈活方便，可采用標(biāo)準(zhǔn)化的先進(jìn)封裝，進(jìn)行標(biāo)準(zhǔn)的設(shè)計(jì)和結(jié)構(gòu)設(shè)

56、計(jì)靈活方便，可采用標(biāo)準(zhǔn)化的先進(jìn)封裝，進(jìn)行標(biāo)準(zhǔn)的SMT批量生批量生產(chǎn)，工藝成熟，制作周期短，成品率高；所采用的各類產(chǎn)，工藝成熟，制作周期短，成品率高；所采用的各類IC芯片都是商品化產(chǎn)品，芯片都是商品化產(chǎn)品，不僅可以采購到，而且價(jià)格也相對(duì)較低。所有這些都使最終產(chǎn)品的成本也相對(duì)較不僅可以采購到，而且價(jià)格也相對(duì)較低。所有這些都使最終產(chǎn)品的成本也相對(duì)較低。由此可見，低。由此可見，MCM和和MCP是類似的，并無本質(zhì)上的差別，對(duì)是類似的，并無本質(zhì)上的差別，對(duì)MCM的論述同的論述同樣也適用于樣也適用于MCP。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試8014.1.3 幾種典型封裝技術(shù)幾種典型封裝技

57、術(shù) 8、系統(tǒng)級(jí)封裝技術(shù)系統(tǒng)級(jí)封裝技術(shù)單級(jí)集成模塊單級(jí)集成模塊(SLIM)第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試8114.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 9、圓片級(jí)封裝圓片級(jí)封裝(WLP)技術(shù)技術(shù) WLP局部結(jié)構(gòu)示意圖局部結(jié)構(gòu)示意圖 典型典型WLP的工藝流程的工藝流程 第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試8214.1.4 未來封裝技術(shù)展望未來封裝技術(shù)展望 微電子封裝技術(shù)將向以下方向發(fā)展。微電子封裝技術(shù)將向以下方向發(fā)展。 (1)具有的具有的I/0數(shù)更多。數(shù)更多。 (2)具有更好的電性能和熱性能。具有更好的電性能和熱性能。 (3)更小、更輕、更薄，封裝密度

58、更高。更小、更輕、更薄，封裝密度更高。 (4)更便于安裝、使用、返修。更便于安裝、使用、返修。 (5)可靠性更高?？煽啃愿?。 (6)品種多、更新快、追求更高的性價(jià)比。品種多、更新快、追求更高的性價(jià)比。 (7)符合環(huán)保要求。符合環(huán)保要求。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試8314.2 集成電路測(cè)試技術(shù)集成電路測(cè)試技術(shù) 微電子產(chǎn)品特別是集成電路的生產(chǎn)，微電子產(chǎn)品特別是集成電路的生產(chǎn)，要經(jīng)過幾十步甚至幾百步的工藝，其中任要經(jīng)過幾十步甚至幾百步的工藝，其中任何一步的錯(cuò)誤，都可能是最后導(dǎo)致器件失何一步的錯(cuò)誤，都可能是最后導(dǎo)致器件失效的原因。同時(shí)版圖設(shè)計(jì)是否合理，產(chǎn)品效的原因。同時(shí)版

59、圖設(shè)計(jì)是否合理，產(chǎn)品可靠性如何，這些都要通過集成電路的參可靠性如何，這些都要通過集成電路的參數(shù)及功能測(cè)試才可以知道。以集成電路由數(shù)及功能測(cè)試才可以知道。以集成電路由設(shè)計(jì)開發(fā)到投入批量生產(chǎn)的不同階段來分，設(shè)計(jì)開發(fā)到投入批量生產(chǎn)的不同階段來分，相關(guān)的測(cè)試可以分為原型測(cè)試和生產(chǎn)測(cè)試相關(guān)的測(cè)試可以分為原型測(cè)試和生產(chǎn)測(cè)試兩大類。兩大類。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試8414.2.1 簡(jiǎn)介簡(jiǎn)介 1、電學(xué)特性測(cè)試、電學(xué)特性測(cè)試 電學(xué)特性測(cè)試的目的是最大限度地覆蓋可能存電學(xué)特性測(cè)試的目的是最大限度地覆蓋可能存在于在于IC中的所有的失效源。測(cè)試中的所有的失效源。測(cè)試IC電學(xué)特性的步電學(xué)特

60、性的步驟通常是：驟通常是：連接測(cè)試；連接測(cè)試；功能與動(dòng)態(tài)功能與動(dòng)態(tài)(交流交流)特特性測(cè)試；性測(cè)試；直流特性測(cè)試。直流特性測(cè)試。第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試8514.2.1 簡(jiǎn)介簡(jiǎn)介 2、可靠性測(cè)試、可靠性測(cè)試第五單元第五單元 工藝集成與封裝測(cè)試工藝集成與封裝測(cè)試8614.2.1 簡(jiǎn)介簡(jiǎn)介 3、測(cè)試數(shù)據(jù)的統(tǒng)計(jì)分析、測(cè)試數(shù)據(jù)的統(tǒng)計(jì)分析 面對(duì)集成電路測(cè)試得到的大量測(cè)試數(shù)據(jù)，面對(duì)集成電路測(cè)試得到的大量測(cè)試數(shù)據(jù)，需要用適當(dāng)?shù)姆椒▉斫y(tǒng)計(jì)分析和整理，使之變?yōu)樾枰眠m當(dāng)?shù)姆椒▉斫y(tǒng)計(jì)分析和整理，使之變?yōu)槿菀桌斫夂捅阌谑褂玫男问?，如各種曲線、圖表容易理解和便于使用的形式，如各種曲線、圖表