計(jì)算機(jī)硬件技術(shù)基礎(chǔ)--存儲(chǔ)系統(tǒng)

1、1第第4章章存儲(chǔ)系統(tǒng)2主要內(nèi)容n微型機(jī)存儲(chǔ)系統(tǒng)的概念和體系結(jié)構(gòu)微型機(jī)存儲(chǔ)系統(tǒng)的概念和體系結(jié)構(gòu)n存儲(chǔ)器的分類及其特點(diǎn)存儲(chǔ)器的分類及其特點(diǎn)n半導(dǎo)體存儲(chǔ)芯片的外部特性及其與系統(tǒng)的連接半導(dǎo)體存儲(chǔ)芯片的外部特性及其與系統(tǒng)的連接n存儲(chǔ)器管理技術(shù)存儲(chǔ)器管理技術(shù)n高速緩存的一般概念高速緩存的一般概念36.1 6.1 概述n存儲(chǔ)系統(tǒng)存儲(chǔ)系統(tǒng)n存儲(chǔ)器的分類及主要技術(shù)指標(biāo)存儲(chǔ)器的分類及主要技術(shù)指標(biāo)4微型機(jī)的存儲(chǔ)系統(tǒng)n將兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相將兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相同的存儲(chǔ)器用硬件、軟件或軟硬件相結(jié)合的同的存儲(chǔ)器用硬件、軟件或軟硬件相結(jié)合的方法連接起來(lái)就構(gòu)成存儲(chǔ)系統(tǒng)。方法連接起來(lái)就構(gòu)成存儲(chǔ)

2、系統(tǒng)。n系統(tǒng)的存儲(chǔ)速度接近較快的存儲(chǔ)器，容量接系統(tǒng)的存儲(chǔ)速度接近較快的存儲(chǔ)器，容量接近較大的存儲(chǔ)器。近較大的存儲(chǔ)器。5微型計(jì)算機(jī)系統(tǒng)Cache存儲(chǔ)系統(tǒng)存儲(chǔ)系統(tǒng)主存儲(chǔ)器主存儲(chǔ)器高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器虛擬存儲(chǔ)系統(tǒng)虛擬存儲(chǔ)系統(tǒng)主存儲(chǔ)器主存儲(chǔ)器磁盤存儲(chǔ)器磁盤存儲(chǔ)器6存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)由上至下容量越來(lái)越大，速度越來(lái)越慢，價(jià)格越來(lái)越低由上至下容量越來(lái)越大，速度越來(lái)越慢，價(jià)格越來(lái)越低 通用寄存器堆及通用寄存器堆及 指令、數(shù)據(jù)緩沖棧指令、數(shù)據(jù)緩沖棧 高速緩存高速緩存 主存儲(chǔ)器主存儲(chǔ)器 聯(lián)機(jī)外存儲(chǔ)器聯(lián)機(jī)外存儲(chǔ)器 脫機(jī)外存儲(chǔ)器脫機(jī)外存儲(chǔ)器7存儲(chǔ)系統(tǒng)的主要技術(shù)指標(biāo)n存儲(chǔ)容量（存儲(chǔ)容量（S）n單位容量的平均價(jià)格

3、（單位容量的平均價(jià)格（C） C =（C1S1+C2S2）/（S1+S2）n存取周期存取周期 T=HT1+（1-H）T2n訪問(wèn)效率訪問(wèn)效率 E=T1/T命中命中率率8存儲(chǔ)器的分類n高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器n主存儲(chǔ)器主存儲(chǔ)器n輔助存儲(chǔ)器輔助存儲(chǔ)器內(nèi)存儲(chǔ)器內(nèi)存儲(chǔ)器半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器9半導(dǎo)體存儲(chǔ)器n由能夠表示由能夠表示“0”和和“1”、具有記憶功能的、具有記憶功能的一些物理器件組成。一些物理器件組成。n能存放一位二進(jìn)制數(shù)的物理器件稱為一個(gè)能存放一位二進(jìn)制數(shù)的物理器件稱為一個(gè)存儲(chǔ)元。存儲(chǔ)元。n若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。10半導(dǎo)體存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器

4、（RAM）只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM）FLASH存儲(chǔ)器（閃存）存儲(chǔ)器（閃存）靜態(tài)靜態(tài)RAM動(dòng)態(tài)動(dòng)態(tài)RAM掩模掩模ROM一次編程型一次編程型ROM（PROM）可讀寫可讀寫ROMEPROMEEROM11半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)n存儲(chǔ)容量存儲(chǔ)容量n存取時(shí)間和存取周期存取時(shí)間和存取周期n存儲(chǔ)器帶寬存儲(chǔ)器帶寬 單位時(shí)間內(nèi)存儲(chǔ)器可讀寫的字節(jié)數(shù)單位時(shí)間內(nèi)存儲(chǔ)器可讀寫的字節(jié)數(shù) n平均故障間隔時(shí)間（平均故障間隔時(shí)間（MTBFMTBF） 可靠性可靠性n功耗功耗CPUCPU讀寫存儲(chǔ)器的時(shí)間必須大于存儲(chǔ)芯片的額定存取時(shí)間讀寫存儲(chǔ)器的時(shí)間必須大于存儲(chǔ)芯片的額定存取時(shí)間126.2 6.2 隨機(jī)存取存儲(chǔ)器主要內(nèi)容：主

5、要內(nèi)容：nSRAM與與DRAM的主要特點(diǎn)的主要特點(diǎn)n幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接13一、靜態(tài)存儲(chǔ)器SRAM特點(diǎn)：特點(diǎn)：n存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)定。存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)定。14典型SRAM芯片了解：了解：n主要引腳功能主要引腳功能n工作時(shí)序工作時(shí)序n與系統(tǒng)的連接使用與系統(tǒng)的連接使用15SRAM 6264芯片n容量：容量：8K8n芯片外部引線圖芯片外部引線圖16176264芯片的主要引線n地址線：地址線：A0A12；n數(shù)據(jù)線：數(shù)據(jù)線：D0D7；n輸出允許信號(hào)：輸出允許信號(hào)：OE；n寫允許信號(hào)：寫允許信號(hào)：WE；n選片信號(hào)：選片信號(hào)：CS

6、1，CS2186264的工作過(guò)程n讀操作讀操作n寫操作寫操作 工作時(shí)序工作時(shí)序196264讀時(shí)序存儲(chǔ)器讀周期時(shí)間存儲(chǔ)器讀周期時(shí)間tRC讀取時(shí)間讀取時(shí)間tAA+讀恢復(fù)時(shí)間讀恢復(fù)時(shí)間tRS。二。二次讀操作之間的時(shí)間間隔不應(yīng)小于存儲(chǔ)器讀周期時(shí)間。次讀操作之間的時(shí)間間隔不應(yīng)小于存儲(chǔ)器讀周期時(shí)間。206264寫時(shí)序 寫周期時(shí)間寫周期時(shí)間tWC地址建立時(shí)間地址建立時(shí)間tAW+寫入脈沖寬度寫入脈沖寬度tWP+恢復(fù)時(shí)恢復(fù)時(shí) 間間tRS216264芯片與系統(tǒng)的連接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR譯碼譯碼電路電路高位地高位地址信號(hào)址信號(hào)D0D7系系統(tǒng)統(tǒng)總總線線6264 +5V22譯

7、碼電路n將輸入的二進(jìn)制（地址）編碼變換為一個(gè)特將輸入的二進(jìn)制（地址）編碼變換為一個(gè)特定的輸出信號(hào)，即：定的輸出信號(hào)，即： 將輸入的高位地址信號(hào)通過(guò)變換，產(chǎn)生將輸入的高位地址信號(hào)通過(guò)變換，產(chǎn)生一個(gè)有效的輸出信號(hào)，該信號(hào)選中某一個(gè)存一個(gè)有效的輸出信號(hào)，該信號(hào)選中某一個(gè)存儲(chǔ)器芯片，使該存儲(chǔ)器芯片進(jìn)入工作狀態(tài)。儲(chǔ)器芯片，使該存儲(chǔ)器芯片進(jìn)入工作狀態(tài)。參與譯碼的高位地址信號(hào)決定了存儲(chǔ)器的地址范圍。23譯碼方式n全地址譯碼全地址譯碼n部分地址譯碼部分地址譯碼24全地址譯碼n用全部的高位地址信號(hào)作為譯碼器的輸入用全部的高位地址信號(hào)作為譯碼器的輸入n存儲(chǔ)器芯片的每一個(gè)存儲(chǔ)單元都具有唯一存儲(chǔ)器芯片的每一個(gè)存儲(chǔ)單元

8、都具有唯一的內(nèi)存地址，即存儲(chǔ)單元與地址編號(hào)是一的內(nèi)存地址，即存儲(chǔ)單元與地址編號(hào)是一對(duì)一的關(guān)系。對(duì)一的關(guān)系。25全地址譯碼例A19A18A17A16A15A14A13&16264CS1全部高位地址信號(hào)（全部高位地址信號(hào)（A19-A13）都作為譯碼器輸入。）都作為譯碼器輸入。低位地址信號(hào)（低位地址信號(hào)（A12-A0）接到）接到6264的地址引腳。的地址引腳。6264的地址范圍的地址范圍 =？26部分地址譯碼n用部分高位地址信號(hào)（而不是全部）作為譯用部分高位地址信號(hào)（而不是全部）作為譯碼器的輸入碼器的輸入n存儲(chǔ)器芯片的每一個(gè)存儲(chǔ)單元具有多個(gè)內(nèi)存存儲(chǔ)器芯片的每一個(gè)存儲(chǔ)單元具有多個(gè)內(nèi)存地址，即存

9、儲(chǔ)單元與地址編號(hào)是一對(duì)多的關(guān)地址，即存儲(chǔ)單元與地址編號(hào)是一對(duì)多的關(guān)系。系。27部分地址譯碼例nA18不參加譯碼，從而使被選中芯片的每個(gè)單元都擁不參加譯碼，從而使被選中芯片的每個(gè)單元都擁有兩個(gè)地址。有兩個(gè)地址。6264的地址范圍？的地址范圍？A19A17A16A15A14A13&16264CS128應(yīng)用舉例n將將SRAM 6264芯片與系統(tǒng)連接，使其地址范芯片與系統(tǒng)連接，使其地址范圍為：圍為：38000H39FFFH。n使用使用74LS138譯碼器構(gòu)成譯碼電路。譯碼器構(gòu)成譯碼電路。29應(yīng)用舉例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BC

10、BA&A18A14A13A17A16A15+5VY0系系統(tǒng)統(tǒng)總總線線74LS138626430二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM特點(diǎn)：特點(diǎn)：n存儲(chǔ)元主要由電容構(gòu)成，由于電容存在的漏電存儲(chǔ)元主要由電容構(gòu)成，由于電容存在的漏電現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，故現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，故DRAM芯片芯片需要定時(shí)刷新。需要定時(shí)刷新。31典型DRAM芯片2164An2164A：64K1bitn采用行地址和列地址來(lái)確定一個(gè)單元；采用行地址和列地址來(lái)確定一個(gè)單元；n行列地址分時(shí)傳送。行列地址分時(shí)傳送。n共用一組地址信號(hào)線n地址信號(hào)線的數(shù)量?jī)H 為同等容量SRAM芯 片的一半。01000 1 0 0COLROW

11、存儲(chǔ)矩陣存儲(chǔ)矩陣322164A的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)A0A7存儲(chǔ)矩陣256256行地址鎖存及譯碼列地址鎖存及譯碼.列放大器.DoutDin控制電路RAS#CAS#WE#33主要引線nRAS：行地址選通信號(hào)。用于鎖存行地址；：行地址選通信號(hào)。用于鎖存行地址；nCAS：列地址選通信號(hào)。：列地址選通信號(hào)。 地址總線上先送上行地址，后送上列地址，它們地址總線上先送上行地址，后送上列地址，它們 分別在分別在RAS和和CAS有效期間被鎖存芯片中。有效期間被鎖存芯片中。n nA0-A7：地址線：地址線nDIN： 數(shù)據(jù)輸入數(shù)據(jù)輸入nDOUT：數(shù)據(jù)輸出數(shù)據(jù)輸出WE=0 數(shù)據(jù)寫入數(shù)據(jù)寫入WE=1 數(shù)據(jù)讀出數(shù)據(jù)讀出W

12、E：寫允許信號(hào)：寫允許信號(hào)34工作時(shí)序n數(shù)據(jù)讀出數(shù)據(jù)讀出n數(shù)據(jù)寫入數(shù)據(jù)寫入n刷新，一次一行刷新，一次一行 35數(shù)據(jù)讀出36數(shù)據(jù)寫入372164A在系統(tǒng)中的連接n利用利用8片片2164A構(gòu)成構(gòu)成64KB存儲(chǔ)體；存儲(chǔ)體；n通過(guò)選擇控制芯片將存儲(chǔ)體與系統(tǒng)相連。通過(guò)選擇控制芯片將存儲(chǔ)體與系統(tǒng)相連。簡(jiǎn)化的電路原理圖386.36.3 只讀存儲(chǔ)器（ROMROM）特點(diǎn)：特點(diǎn)：n可隨機(jī)讀取數(shù)據(jù)，但不能隨機(jī)寫入；可隨機(jī)讀取數(shù)據(jù)，但不能隨機(jī)寫入；n掉電后信息不丟失掉電后信息不丟失39一、EPROM特點(diǎn)：特點(diǎn)：n可多次編程寫入；可多次編程寫入；n掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失；n內(nèi)容的擦除需用紫外線擦除器。內(nèi)容的

13、擦除需用紫外線擦除器。40典型EPROM芯片2764n8K8bit芯片，其引腳與芯片，其引腳與SRAM 6264完完全兼容；全兼容；n地址信號(hào)：地址信號(hào)：A0 A12n數(shù)據(jù)信號(hào)：數(shù)據(jù)信號(hào)：D0 D7n輸出信號(hào)：輸出信號(hào)：OEn片選信號(hào)：片選信號(hào)：CEn編程脈沖輸入：編程脈沖輸入：PGM412764的工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入編程寫入擦除擦除標(biāo)準(zhǔn)編程方式標(biāo)準(zhǔn)編程方式快速編程方式快速編程方式編程寫入：編程寫入： 每出現(xiàn)一個(gè)編程脈沖就寫入一個(gè)字節(jié)數(shù)據(jù)每出現(xiàn)一個(gè)編程脈沖就寫入一個(gè)字節(jié)數(shù)據(jù)P249表表42二、EEPROM特點(diǎn)：特點(diǎn)：n可在線編程寫入；可在線編程寫入；n掉電后內(nèi)容不丟失；掉電后內(nèi)容不

14、丟失；n電可擦除。電可擦除。43工作方式n數(shù)據(jù)讀出數(shù)據(jù)讀出n編程寫入編程寫入n擦除擦除字節(jié)寫入：字節(jié)寫入： 每次寫入一個(gè)字節(jié)每次寫入一個(gè)字節(jié)自動(dòng)頁(yè)寫入：每次寫入一頁(yè)（自動(dòng)頁(yè)寫入：每次寫入一頁(yè)（32字節(jié)）字節(jié)）字節(jié)擦除：一次擦除一個(gè)字節(jié)字節(jié)擦除：一次擦除一個(gè)字節(jié)片擦除：一次擦除整片片擦除：一次擦除整片44典型EEPROM芯片98C64A：n容量容量8K8；n13根地址線（根地址線（A0 A12）；）；n8位數(shù)據(jù)線（位數(shù)據(jù)線（D0 D7）；）；n輸出允許信號(hào)（輸出允許信號(hào)（OE）；）；n寫允許信號(hào)（寫允許信號(hào)（WE）；）；n選片信號(hào)（選片信號(hào)（CE）；）；n狀態(tài)輸出端（狀態(tài)輸出端（READY/BU

15、SY）。）。4598C64A的寫入方法n方法方法1：n每寫入一個(gè)字節(jié)都判斷READY/BUSY端的狀態(tài)，僅當(dāng)該端為高電平時(shí)才可寫入下一個(gè)字節(jié)。n方法方法2：n每寫一個(gè)字節(jié)后，等待一段時(shí)間(10ms)再寫下一個(gè)字節(jié)。n98C64A的寫入時(shí)間為510ms46EEPROM芯片應(yīng)用例n使用使用98C64A作為存儲(chǔ)器芯片，芯片地址作為存儲(chǔ)器芯片，芯片地址為為30000H31FFFH，現(xiàn)將其連接到，現(xiàn)將其連接到8086系統(tǒng)，并向其系統(tǒng)，并向其8K個(gè)單元全部寫入個(gè)單元全部寫入FFH。47三、閃速存儲(chǔ)器（Flash）特點(diǎn)：特點(diǎn)：n無(wú)需后備電源；無(wú)需后備電源；n可實(shí)現(xiàn)在線編程；可實(shí)現(xiàn)在線編程；n編程寫入及擦除速

16、度快。編程寫入及擦除速度快。48典型Flash芯片28F040：n容量：容量：512K8bn控制方式：控制方式：n利用內(nèi)部狀態(tài)寄存器控制芯片的工作 49Flash的工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入：編程寫入：擦擦 除除讀單元內(nèi)容讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠家及器件標(biāo)記讀芯片的廠家及器件標(biāo)記數(shù)據(jù)寫入，寫軟件保護(hù)數(shù)據(jù)寫入，寫軟件保護(hù)字節(jié)擦除，塊擦除，片擦除字節(jié)擦除，塊擦除，片擦除擦除掛起擦除掛起506.4 6.4 存儲(chǔ)器擴(kuò)展技術(shù)n用多片存儲(chǔ)芯片構(gòu)成所需的內(nèi)存容量，每個(gè)用多片存儲(chǔ)芯片構(gòu)成所需的內(nèi)存容量，每個(gè)芯片在內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)芯片在內(nèi)存中占據(jù)不同的地

17、址范圍，任一時(shí)刻僅有一片（或一組）被選中?？虄H有一片（或一組）被選中。位擴(kuò)展位擴(kuò)展字?jǐn)U展字?jǐn)U展字位擴(kuò)展字位擴(kuò)展51存儲(chǔ)器擴(kuò)展技術(shù)n存儲(chǔ)器芯片的存儲(chǔ)容量等于：存儲(chǔ)器芯片的存儲(chǔ)容量等于： 單元數(shù)單元數(shù)每單元的位數(shù)每單元的位數(shù)字節(jié)數(shù)字節(jié)數(shù)字長(zhǎng)字長(zhǎng)52位擴(kuò)展n當(dāng)存儲(chǔ)器芯片的字長(zhǎng)小于所需內(nèi)存單元的當(dāng)存儲(chǔ)器芯片的字長(zhǎng)小于所需內(nèi)存單元的字長(zhǎng)時(shí)，則進(jìn)行位擴(kuò)展，使每個(gè)單元的字字長(zhǎng)時(shí)，則進(jìn)行位擴(kuò)展，使每個(gè)單元的字長(zhǎng)滿足要求。長(zhǎng)滿足要求。53位擴(kuò)展例n用用8片片2164A（64K1位位 DRAM）芯片構(gòu)成）芯片構(gòu)成64KB存儲(chǔ)器。存儲(chǔ)器。A0 A152164A2164A2164AD0 D7D0D1D7A0A7WE#

18、RAS#CAS#行/列地址多路轉(zhuǎn)換器地址選擇地址選擇A0A7A0A754位擴(kuò)展原則n將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。別引出。n位擴(kuò)展特點(diǎn)：位擴(kuò)展特點(diǎn)： 存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。55字?jǐn)U展n地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿足，但單元數(shù)不滿足。足，但單元數(shù)不滿足。n擴(kuò)展原則：擴(kuò)展原則： 每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。同的地址范圍。56字?jǐn)U

19、展例n用用64K8的的SRAM芯片構(gòu)成芯片構(gòu)成128KB的存儲(chǔ)器的存儲(chǔ)器5758字位擴(kuò)展n根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯片數(shù)；片數(shù)；n進(jìn)行位擴(kuò)展以滿足字長(zhǎng)要求；進(jìn)行位擴(kuò)展以滿足字長(zhǎng)要求；n進(jìn)行字?jǐn)U展以滿足容量要求。進(jìn)行字?jǐn)U展以滿足容量要求。n若已有存儲(chǔ)芯片的容量為若已有存儲(chǔ)芯片的容量為L(zhǎng)K，要構(gòu)成容，要構(gòu)成容量為量為M N的存儲(chǔ)器，需要的芯片數(shù)為：的存儲(chǔ)器，需要的芯片數(shù)為： （M / L） （N / K）59字位擴(kuò)展例n用用32K1位位SRAM芯片構(gòu)成芯片構(gòu)成256KB的內(nèi)存。的內(nèi)存。60618086的16位存儲(chǔ)器接口n數(shù)據(jù)總線為數(shù)據(jù)總線為16位，但存

20、儲(chǔ)器按字節(jié)進(jìn)行編址位，但存儲(chǔ)器按字節(jié)進(jìn)行編址n用兩個(gè)8位的存儲(chǔ)體(BANK)構(gòu)成BANK1奇數(shù)地址BANK0偶數(shù)地址D15-D0D7-D0D15-D8A19-A0譯碼器控制信號(hào)體選信號(hào)和讀寫控制如何產(chǎn)生？如何產(chǎn)生？如何連接？如何連接？628086的16位存儲(chǔ)器接口n讀寫數(shù)據(jù)有以下幾種情況：讀寫數(shù)據(jù)有以下幾種情況：n讀寫從偶數(shù)地址開始的16位的數(shù)據(jù)n讀寫從奇數(shù)地址開始的16位的數(shù)據(jù)n讀寫從偶數(shù)地址開始的8位的數(shù)據(jù)n讀寫從奇地址開始的8位的數(shù)據(jù)n8086讀寫讀寫16位數(shù)據(jù)的特點(diǎn)：位數(shù)據(jù)的特點(diǎn)：n讀16位數(shù)據(jù)時(shí)會(huì)讀兩次，每次8位。n讀高字節(jié)時(shí)BHE=0，A0=1；n讀低字節(jié)時(shí)BHE=1，A0=0n每

21、次只使用數(shù)據(jù)線的一半：D15-D8 或 D7-D0n寫16位數(shù)據(jù)時(shí)一次寫入。nBHE和A0同時(shí)為0n同時(shí)使用全部數(shù)據(jù)線D15D0638086的16位存儲(chǔ)器接口n兩種譯碼方法兩種譯碼方法n獨(dú)立的存儲(chǔ)體譯碼獨(dú)立的存儲(chǔ)體譯碼n每個(gè)存儲(chǔ)體用一個(gè)譯碼器n缺點(diǎn)：電路復(fù)雜，使用器件多。n獨(dú)立的存儲(chǔ)體寫選通獨(dú)立的存儲(chǔ)體寫選通n譯碼器共用，但為每個(gè)存儲(chǔ)體產(chǎn)生獨(dú)立的寫控制信號(hào)n但無(wú)需為每個(gè)存儲(chǔ)體產(chǎn)生獨(dú)立的讀信號(hào)，因?yàn)?086每次僅讀1字節(jié)。對(duì)于字，8086會(huì)連續(xù)讀2次。n電路簡(jiǎn)單，節(jié)省器件。64獨(dú)立的存儲(chǔ)體譯碼獨(dú)立的存儲(chǔ)體譯碼D15-D9D8-D0高位存儲(chǔ)體(奇數(shù)地址)低位存儲(chǔ)體(偶數(shù)地址)A16-A1A15-A

22、0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注注意意這這些些信信號(hào)號(hào)線線的的連連接接MEMW#信號(hào)同時(shí)有效，但只有一個(gè)存儲(chǔ)體被選中信號(hào)同時(shí)有效，但只有一個(gè)存儲(chǔ)體被選中65獨(dú)立的存儲(chǔ)體寫選通獨(dú)立的存儲(chǔ)體寫選通D15-D9D8-D0高位存儲(chǔ)體(奇數(shù)地址)低位存儲(chǔ)體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#CBAA19A18A17

23、CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#11666.56.5 高速緩存（Cache)Cache)了解：了解：nCache的基本概念；的基本概念；n基本工作原理；基本工作原理；n命中率；命中率；nCache的分級(jí)體系結(jié)構(gòu)的分級(jí)體系結(jié)構(gòu)67Cache的基本概念n由于由于CPU與主存之間在執(zhí)行速度上存在與主存之間在執(zhí)行速度上存在較大的差異，為提高較大的差異，為提高CPU的效率，并考的效率，并考慮到價(jià)格因素，基于程序的局部性原理，慮到價(jià)格因素，基于程序的局部性原理，在在CPU與主存之間增加的高速緩沖存儲(chǔ)與主存之間增加的高速緩沖存儲(chǔ)器器 Cache技術(shù)技術(shù)68Cache的工作原理CPUCache主主 存存DB69Cache的命中率nCache與內(nèi)存的空間比一般為：與內(nèi)存的空間比一般為：1 128nCPU讀取指令或數(shù)據(jù)時(shí)首先在讀取指令或數(shù)據(jù)時(shí)首先在Cache中找，若中找，若找到則找到則“命中命中”，否則為，否則為“不命中不命中”。n命中率影響系統(tǒng)的平均存取速度命中率影響系統(tǒng)的平均存取速度 系統(tǒng)的平均存取速度系統(tǒng)的平均存取速度= Cache存取速度存取速度命中率命中率+RAM存取速度存