第4章嵌入式硬件及接口開發(fā)

1、嵌入式硬件及接口開發(fā)嵌入式硬件及接口開發(fā)第4章2本章結(jié)構(gòu)本章結(jié)構(gòu)硬件及接口開發(fā)硬件及接口開發(fā)應(yīng)用系統(tǒng)設(shè)計概述應(yīng)用系統(tǒng)設(shè)計概述S3C2440A概述概述芯片功能簡介芯片功能簡介內(nèi)核概述和存儲系統(tǒng)內(nèi)核概述和存儲系統(tǒng)GPIO接口接口UART接口接口中斷處理中斷處理系統(tǒng)硬件與接口設(shè)計系統(tǒng)硬件與接口設(shè)計電源電路電源電路復(fù)位電路復(fù)位電路實時時鐘實時時鐘A/D工作原理工作原理FLASH和和SDRAM工作原理工作原理IC的工作原理的工作原理34-1 ARM應(yīng)用系統(tǒng)設(shè)計概述應(yīng)用系統(tǒng)設(shè)計概述 v嵌入式應(yīng)用系統(tǒng)的設(shè)計包含硬件系統(tǒng)的設(shè)計和軟件系統(tǒng)設(shè)計兩個部分v兩部分的設(shè)計是互相關(guān)聯(lián)、密不可分的v嵌入式應(yīng)用系統(tǒng)的設(shè)計需要

2、在硬件和軟件的設(shè)計之間進行權(quán)衡與折中。44-1 ARM應(yīng)用系統(tǒng)設(shè)計概述應(yīng)用系統(tǒng)設(shè)計概述 v以ARM開發(fā)板為原型，詳細分析系統(tǒng)的軟、硬件設(shè)計步驟、實現(xiàn)細節(jié)以及調(diào)試技巧。2440核心資源總線隔離驅(qū)動168Pin擴展槽網(wǎng)卡設(shè)備LCD驅(qū)動音頻電路串口設(shè)備USB設(shè)備PCMCIAIDE/CF卡SD卡接口IO擴展電機等其他資源局部總線擴展總線54-2 S3C2440A概述概述 vS3C2440A是Samsung公司的一款高性能16/32位RISC微控制器v內(nèi)含一個16/32位ARM920T RISC處理器核v該芯片功耗低，性能高，周邊接口豐富。64-2 S3C2440A概述概述v S3C2440A比較重要的

3、片內(nèi)外圍功能模塊包括： 外部內(nèi)存控制器 LCD接口 3個UART通道/2個SPI通道 4個DMA通道 1個I2C通道/1個I2S通道 1個SD卡/MMC卡接口 2個USB主機接口/1個USB設(shè)備接口 4個PWM定時器和1個內(nèi)部定時器 1個看門狗定時器 117個可編程的I/O口/24個外部中斷源 電源控制器，支持Normal、Slow、Idle及Power-off等4種模式。 8通道10bit ADC和觸摸屏接口 帶日歷功能的實時時鐘 帶PLL的片上時鐘發(fā)生器。 系統(tǒng)總線仲裁器 74-2 S3C2440A概述概述v體系結(jié)構(gòu) 用于手持設(shè)備或通用嵌入式應(yīng)用的集成系統(tǒng) 全16/32的RISC架構(gòu)，內(nèi)含

4、效率高、功能強的ARM920T處理器核 增強的ARM架構(gòu)的MMU 指令cache、數(shù)據(jù)cache、write buffer 高性價比、基于JTAG接口的調(diào)試方案84-2 S3C2440A概述概述v 系統(tǒng)管理器 地址空間：每個bank 128M bytes，總共支持1G bytes。 支持ROM/SRAM、FLASH、DRAM和外部I/O以8/16/32位的方式操作 。 共有8個內(nèi)存bank，其中6個可以用于ROM、SRAM和SDRAM外的其他器件，2個可以用于ROM、SRAM和SDRAM。 從bank 0 到bank 6的起始地址是固定的，bank 7的起始地址和大小是可編程的。 所有內(nèi)存ba

5、nk的訪問周期都是可編程的。 支持外部等待信號。 支持powerdown模式的SDRAM自刷新功能。 支持各種類型的bootrom器件：NAND/NOR FLASH、EEPROM等94-2 S3C2440A概述概述vCPU內(nèi)核 支持ARM和Thumb兩種處理器狀態(tài)。 支持大、小兩種字節(jié)序。 具有7種操作模式：用戶模式、FIQ快速中斷模式、IRQ外部中斷模式、超級管理員模式、異常中止模式、系統(tǒng)模式、未定義模式。 具有37個寄存器，其中31個是通用寄存器，6個是狀態(tài)寄存器。 具有通用的指令構(gòu)造方式。 此外，ARM9TDMI還具有5級整數(shù)流水線，指令執(zhí)行效率更高。 104-2 S3C2440A概述概

6、述vCPU內(nèi)核 ARM920T在ARM9TDMI的基礎(chǔ)上增加了全性能的MMU、16K的數(shù)據(jù)Cache和16K的指令Cache、寫緩沖區(qū)（write buffer）、WriteBack PA Tag RAM、32位的高速AMBA總線等構(gòu)件。這些構(gòu)件大大提高了處理器的性能。 114-2 S3C2440A概述概述vS3C2440A存儲系統(tǒng) 可通過軟件選擇大小端 地址空間:每個Bank 128Mbytes (總共 1GB) 除 bank0 (16/32-bit) 外，所有的Bank都可以通過編程選擇總線寬度= (8/16/32-bit) 共 8 個banks 6個Bank用于控制 ROM, SRAM,

7、 etc. 剩余的兩個Bank用于控制 ROM, SRAM, SDRAM, etc . 7個Bank固定起始地址； 最后一個Bank可調(diào)整起始地址； 最后兩個Bank大小可編程 所有Bank存儲周期可編程控制；124-2 S3C2440A概述概述vS3C2440A存儲器配置134-2 S3C2440A概述概述vBank6/Bank7地址分布144-3-1 電源電路電源電路v 在該系統(tǒng)中，需要使用5V和3.3V的直流穩(wěn)壓電源v S3C2440A及部分外圍器件需3.3V電源，另外部分器件需5V電源v 系統(tǒng)的輸入電壓為的12V的直流穩(wěn)壓電源。因此需要12V到5V的轉(zhuǎn)換以及5V到3.3V的轉(zhuǎn)換，系統(tǒng)電

8、源電路如下圖所示： 154-3-2 復(fù)位電路復(fù)位電路v 在系統(tǒng)中，復(fù)位電路主要完成系統(tǒng)的上電復(fù)位和系統(tǒng)在運行時用戶的按鍵復(fù)位功能。復(fù)位電路可由簡單的RC電路構(gòu)成，也可使用其他的相對較復(fù)雜，但功能更完善的電路。 v 本系統(tǒng)采用MAX811復(fù)位電路140ms Min Power-On Reset Pulse Width140ms Min Power-On Reset Pulse Width164-3-3 GPIOvS3C2440包含GPA GPB GPH端口 大部分管腳都是復(fù)用的 可通過相應(yīng)的寄存器配置為I/O模式 GPA對應(yīng)的控制寄存器為：GPACON、GPADAT GPB對應(yīng)的控制寄存器為：G

9、PBCON、GPBDAT、GPBUPv大部分I/O可以為被配置為輸入、輸出模式，且可以選擇是否內(nèi)部上拉174-3-3 GPIOv要把端口用于I/O端口還是特殊功能端口，可以通過配置相應(yīng)的控制寄存器實現(xiàn)。以端口B為例，它的相關(guān)寄存器如下：寄存器寄存器地址地址R/W描述描述復(fù)位值復(fù)位值GPBCON0 x56000010R/W端口B配置寄存器0 x0GPBDAT0 x56000014R/W端口B數(shù)據(jù)寄存器未定義GPBUP0 x56000018R/W端口B禁止上拉寄存器0 x0184-3-3 GPIOv寄存器GPBDAT的010位對應(yīng)端口B的相應(yīng)引腳的輸入、輸出數(shù)據(jù)。寄存器GPBUP的010位對應(yīng)端口

10、B的相應(yīng)引腳內(nèi)部是否上拉。寄存器GPBCON中的相關(guān)位的定義如下：GPBCONBit含義描述含義描述GPB1021:2000 = Input 01 = Output 10 = nXDREQ0 11 = reserved GPB919:1800 = Input 01 = Output 10 = nXDACK0 11 = reservedGPB817:1600 = Input 01 = Output 10 = nXDREQ1 11 = ReservedGPB715:1400 = Input 01 = Output 10 = nXDACK1 11 = ReservedGPB613:1200 = In

11、put 01 = Output 10 = nXBREQ 11 = ReservedGPB511:1000 = Input 01 = Output 10 = nXBACK 11 = ReservedGPB49:800 = Input 01 = Output 10 = TCLK0 11 = ReservedGPB37:600 = Input 01 = Output 10 =TOUT3 11 = Reserved194-3-3 GPIOvGPIO開發(fā)注意事項 方向 電壓 驅(qū)動能力 輸入阻抗輸入電流 大部分I/O可以為被配置為輸入、輸出模式，且可以選擇是否內(nèi)部上拉204-3-3 LED接口電路接口電路

12、v 對應(yīng)GPIO接口： nLED_1 GPB5 nLED_2 GPB6 nLED_3 GPB7 nLED_4 GPB8214-3-4 串行接口電路串行接口電路v在通信領(lǐng)域內(nèi)，有兩種數(shù)據(jù)通信方式：并行通信和串行通信v串口的數(shù)據(jù)傳輸是以串行方式進行的。串口在數(shù)據(jù)通信中，一次只傳輸一個比特的數(shù)據(jù)。v串行數(shù)據(jù)的傳輸速度用bps或波特率來描述。224-3-4 串行接口電路串行接口電路v單工、半雙工和全雙工 單工（Simplex) 特點：僅能進行一個方向的數(shù)據(jù)傳送 半雙工（Half Duplex） 特點：數(shù)據(jù)可以在兩個方向上進行傳送，但是這種傳送絕不能同時進行?！倦p向，但不同時】 全雙工（Full Dup

13、lex） 特點：能夠在兩個方向同時進行數(shù)據(jù)傳送v數(shù)據(jù)傳輸率 每秒傳輸?shù)亩M制位數(shù)，單位為bps（bit per second ）也稱比特率。234-3-4 串行接口電路串行接口電路v異步方式與同步方式 同步通信方式（ Synchronous ）所用的數(shù)據(jù)格式?jīng)]有起始位、停止位，一次傳送的字符個數(shù)可變。在傳送前，先按照一定的格式將各種信息裝配成一個包，該包包括供接收方識別用的同步字符一個或兩個，其后緊跟著要傳送的n個字符，再后就是校驗字符。發(fā)送和接收的雙方采用同一時鐘，實現(xiàn)異步通信。 異步方式（Asynchronous）：也稱“起止同步式”。依靠檢測起始位來實現(xiàn)發(fā)送與接收方的時鐘自同步。1/00

14、01115-8位數(shù)據(jù)位1/0停止位或空閑位1 1起始位奇偶校驗位停止位或、22111第n個字符空閑位第n+1個字符低位高位244-3-4 串行接口電路串行接口電路v 硬件流控制 如果打開串口硬件流控制后，串口A只有在nCTS被（串口B的nRTS）激活后才能把數(shù)據(jù)發(fā)送出去； 當串口A可以接收數(shù)據(jù)時，激活nRTS254-3-4 串行接口電路串行接口電路vS3C2440 UART提供3個獨立的異步串行通信端口 皆可工作與DMA模式和中斷模式 可以使用外部時鐘提高傳輸速率 每個單元包含一個16字節(jié)的FIFO 支持可編程波特率 支持紅外發(fā)送與接收 支持1個或2個停止位，5位/6位/7位/8位/數(shù)據(jù)寬度和

15、奇偶校驗264-3-4 UART接口功能模塊接口功能模塊274-3-4 串行接口電路串行接口電路284-3-4 串行接口電路串行接口電路v下面列出S3C2440A UART相關(guān)的控制寄存器，具體位含義見S3C2440A 芯片手冊 UART行控制器ULCONn UART模式控制寄存器UCONn UART FIFO控制寄存器UFCONn UART MODEM控制寄存器 UMCONn 發(fā)送寄存器UTXH和接收寄存器URXH 波特率分頻寄存器UBRDIV294-3-5 中斷的基本概念中斷的基本概念vCPU與外設(shè)之間的數(shù)據(jù)傳送控制方式(即I/O控制方式)，通常有以下三種： 程序控制方式 中斷方式 DMA

16、方式(Direct Memory Access)v中斷定義 在程序運行中，出現(xiàn)了某種緊急事件，CPU必須中止現(xiàn)行程序，轉(zhuǎn)去處理此緊急事件(執(zhí)行中斷服務(wù)程序)，并在處理完畢后再返回運行程序的過程。304-3-5 中斷的過程中斷的過程v中斷請求v中斷仲裁v中斷響應(yīng)v中斷處理v中斷返回314-3-5 S3C2440A的中斷過程的中斷過程vS3C2440A中斷控制器包含60個中斷控制源，這些中斷源來自于外設(shè)如：定時器，DMA控制器，UART，I2C，外部中斷EINT等。324-3-5 S3C2440A中斷源中斷源 334-3-5 S3C2440A中斷優(yōu)先級控制中斷優(yōu)先級控制344-3-5 S3C244

17、0A中斷相關(guān)的寄存器中斷相關(guān)的寄存器 v下面列出S3C2440A中斷相關(guān)的寄存器，具體位含義見S3C2440A手冊 源掛起寄存器SRCPND 中斷模式寄存器INTMOD 中斷屏蔽寄存器INTMASK 中斷優(yōu)先級寄存器PRIOPITY 中斷掛起寄存器INTPND 確認中斷源寄存器INTOFFSET 子中斷源源掛起寄存器SUBSRCPND 子中斷屏蔽寄存器INTSUBMASK 354-3-5 4按鍵接口電路按鍵接口電路v對應(yīng)GPIO接口： EINT8 GPF0 EINT11 GPF3 EINT13 GPG5 EINT14 GPG6 EINT15 GPG7 EINT19 GPG11364-3-6 實

18、時時鐘實時時鐘v實時時鐘（REAL TIME CLOCK）英文縮寫也叫RTC 計算機系統(tǒng)通常需要一個能夠記錄時間的功能單元，在系統(tǒng)關(guān)閉后依然可以記錄時間，這個功能單元就叫實時時鐘單元。v實時時鐘通?？梢蕴峁┠辍⒃?、日、時、分、秒等信息。有些還可以提供定時等功能。 374-3-6 實時時鐘實時時鐘vBCD碼的年、月、日、星期、小時、分鐘、秒輸出功能vAlarm定時喚醒功能v獨立的電源供電管腳(RTCVDD)v為RTOS提供毫秒級的定時v時鐘晶振選取32.768KHZ384-3-6 實時時鐘實時時鐘vBCD碼的年、月、日、星期、小時、分鐘、秒輸出TICK定時閏年產(chǎn)生器復(fù)位寄存器（RTCRST）1H

19、Z128HZ控制寄存器（RTCCON）XTALTICNTEXTAL215分頻時鐘發(fā)生時鐘器SECMINHOURDATEDAYMONYEAR報警產(chǎn)生器(RTCALM)ALMINTPWDNPMWKUP394-3-6 S3C2440A實時時鐘相關(guān)的寄存器實時時鐘相關(guān)的寄存器v下面列出S3C2440A實時時鐘相關(guān)的寄存器，具體位功能參考S3C2440A手冊 RTC控制寄存器RTCCON Tick時鐘數(shù)值寄存器TICNT RTC警報控制寄存器 RTCRST 復(fù)位控制寄存器 時間寄存器 BCDSEC、BCDMIN、MINDATA、BCDHOUR、BCDDATE、BCDDA、BCDMON、BCDYEAR40

20、4-3-8 A/D轉(zhuǎn)換概念轉(zhuǎn)換概念vA/D轉(zhuǎn)換是將模擬信號轉(zhuǎn)換為數(shù)字信號，被廣泛應(yīng)用于控制領(lǐng)域 v常見A/D轉(zhuǎn)換器分類： 積分型 積分型AD工作原理是將輸入電壓轉(zhuǎn)換成時間(脈沖寬度信號)或頻率(脈沖頻率)，然后由定時器/計數(shù)器獲得數(shù)字值。其優(yōu)點是用簡單電路就能獲得高分辨率，但缺點是由于轉(zhuǎn)換精度依賴于積分時間，因此轉(zhuǎn)換速率極低。初期的單片AD轉(zhuǎn)換器大多采用積分型，現(xiàn)在逐次比較型已逐步成為主流。 逐次比較型 逐次比較型AD由一個比較器和DA轉(zhuǎn)換器通過逐次比較邏輯構(gòu)成，從MSB開始，順序地對每一位將輸入電壓與內(nèi)置DA轉(zhuǎn)換器輸出進行比較，經(jīng)n次比較而輸出數(shù)字值。其電路規(guī)模屬于中等。其優(yōu)點是速度較高、功

21、耗低，在低分辯率（12位）時價格很高。 并行比較型/串并行比較型 并行比較型AD采用多個比較器，僅作一次比較而實行轉(zhuǎn)換，又稱FLash(快速)型。由于轉(zhuǎn)換速率極高，n位的轉(zhuǎn)換需要2n-1個比較器，因此電路規(guī)模也極大，價格也高，只適用于視頻AD轉(zhuǎn)換器等速度特別高的領(lǐng)域。414-3-8 A/D轉(zhuǎn)換器的主要技術(shù)指標轉(zhuǎn)換器的主要技術(shù)指標 v 分辯率(Resolution) 指數(shù)字量變化一個最小量時模擬信號的變化量 v 轉(zhuǎn)換速率(Conversion Rate) 是指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需的時間的倒數(shù)。 積分型AD的轉(zhuǎn)換時間是毫秒級屬低速AD，逐次比較型AD是微秒級屬中速AD，全并行/串

22、并行型AD可達到納秒級。 v 量化誤差(Quantizing Error) 由于AD的有限分辯率而引起的誤差 v 偏移誤差(Offset Error) 輸入信號為零時輸出信號不為零的值 v 滿刻度誤差(Full Scale Error) 滿度輸出時對應(yīng)的輸入信號與理想輸入信號值之差。 v 線性度(Linearity) 實際轉(zhuǎn)換器的轉(zhuǎn)移函數(shù)與理想直線的最大偏移，不包括以上三種誤差。 424-3-8 S3C2440A A/D轉(zhuǎn)換器轉(zhuǎn)換器 v精度: 10-bitv集成的線性誤差: 2.0 LSBv最大轉(zhuǎn)換率: 500 KSPSv低功耗v電壓: 3.3Vv模擬量輸入信號范圍: 0 3.3Vv片上采樣保

23、持電路v8通道434-3-8 ADC內(nèi)部功能模塊電路圖內(nèi)部功能模塊電路圖 444-3-8 S3C2440A A/D轉(zhuǎn)換器轉(zhuǎn)換器 v觸摸屏的原理： 電阻式觸摸屏是一種傳感器，它將矩形區(qū)域中觸摸點(X,Y)的物理位置轉(zhuǎn)換為代表X坐標和Y坐標的電壓。454-3-8 S3C2440A A/D轉(zhuǎn)換器轉(zhuǎn)換器 v觸摸屏的原理： 電阻式觸摸屏是一種傳感器，它將矩形區(qū)域中觸摸點(X,Y)的物理位置轉(zhuǎn)換為代表X坐標和Y坐標的電壓。464-3-8 S3C2440A A/D轉(zhuǎn)換器轉(zhuǎn)換器 v四線觸摸屏的等效電路： 沒按下的等效電路 等待中斷的等效電路474-3-8 S3C2440A A/D轉(zhuǎn)換器轉(zhuǎn)換器 v四線觸摸屏的等

24、效電路： 讀x軸的等效電路讀y軸的等效電路 484-3-8 S3C2440A A/D轉(zhuǎn)換器相關(guān)的寄存轉(zhuǎn)換器相關(guān)的寄存器器v下面列出S3C2440A A/D轉(zhuǎn)換器相關(guān)的寄存器，具體位含義參見S3C2440A手冊 A/D控制寄存器ADCCON ADC觸摸屏控制器ADCTSC ADC間隔時間寄存器ADCDLY ADC轉(zhuǎn)換結(jié)果寄存器ADCDAT0494-3-8 一路一路AD采樣電路采樣電路 504-3-8 Flash存儲器及接口電路存儲器及接口電路vFlash存儲器是內(nèi)存（Memory）的一種，但兼有RAM和ROM 的優(yōu)點，是一種可在系統(tǒng)（In-System）進行電擦寫，掉電后信息不丟失的存儲器，同時

25、它的高集成度和低成本使它成為市場主流。vFlash 具有低功耗、大容量、擦寫速度快、可整片或分扇區(qū)在系統(tǒng)編程（燒寫）、擦除等特點，并且可由內(nèi)部嵌入的算法完成對芯片的操作，因而在各種嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。v作為一種非易失性存儲器，F(xiàn)lash在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等。514-3-8 Flash存儲器及接口電路存儲器及接口電路vNOR Flash： 程序和數(shù)據(jù)可存放在同一片芯片上，擁有獨立的數(shù)據(jù)總線和地址總線，能快速隨機地讀取，允許系統(tǒng)直接從Flash中讀取代碼執(zhí)行，而無需先將代碼下載至RAM中再執(zhí)行 可以單字節(jié)或單字編程，但不能單字節(jié)擦除

26、，必須以塊為單位或?qū)φ瑘?zhí)行擦除操作，在對存儲器進行編程之前需要對塊或整片進行預(yù)編程和擦除操作524-3-8 Flash存儲器及接口電路存儲器及接口電路vNOR Flash接口（現(xiàn)代的29LV160芯片） ： 29LV160存儲容量為8M字節(jié)，工作電壓為3.3V，采用56腳TSOP封裝或48腳FBGA封裝，16位數(shù)據(jù)寬度。 29LV160僅需單3.3V電壓即可完成在系統(tǒng)的編程與擦除操作，通過對其內(nèi)部的命令寄存器寫入標準的命令序列，可對Flash進行編程（燒寫）、整片擦除、按扇區(qū)擦除以及其他操作。534-3-8 Flash存儲器及接口電路存儲器及接口電路vNOR Flash接口（現(xiàn)代的29LV1

27、60芯片） ：544-3-8 Flash存儲器及接口電路存儲器及接口電路vNOR Flash命令 Flash 的命令很多，但常用到的命令就3種：識別、擦除、編程命令。 554-3-8 Flash存儲器及接口電路存儲器及接口電路vNOR Flash擦除命令 要對NOR Flash進行寫操作，就一定要先進行擦除操作。 NOR Flash 的擦除都是以塊（Sector）為單位進行的，但是每一種型號的Flash的Sector的大小不同 即使在同一片的Flash內(nèi)，不同Sector的大小也是不完全一樣的。564-3-8 Flash存儲器及接口電路存儲器及接口電路vNAND Flash： 以頁為單位進行讀

28、寫操作，1頁為256B或512B；以塊為單位進行擦除操作，1塊為4KB、8KB或16KB。具有快編程和快擦除的功能 數(shù)據(jù)、地址采用同一總線，實現(xiàn)串行讀取。隨機讀取速度慢且不能按字節(jié)隨機編程 芯片尺寸小，引腳少，是位成本（bit cost）最低的固態(tài)存儲器 芯片存儲位錯誤率較高，推薦使用 ECC校驗，并包含有冗余塊，其數(shù)目大概占1%，當某個存儲塊發(fā)生錯誤后可以進行標注，并以冗余塊代替 574-3-8 Flash存儲器及接口電路存儲器及接口電路vNAND Flash接口 與NOR Flash相比較，其數(shù)據(jù)線寬度只有8bit，沒有地址總線，I/O接口可用于控制命令和地址的輸入，也可用于數(shù)據(jù)的輸入和輸

29、出，多了CLE和ALE來區(qū)分總線上的數(shù)據(jù)類別。 信號信號類型類型描述描述CLEO命令鎖存使能ALEO地址鎖存使能nFCEONAND Flash片選NFREONAND Flash讀使能nFWEONAND Flash寫使能NCONINAND Flash配置R/nBINAND Flash Ready/Busy584-3-8 Flash存儲器及接口電路存儲器及接口電路vNAND Flash接口 NAND FLASH主要以頁（page）為單位進行讀寫，以塊(block)為單位進行擦除。 FLASH頁的大小和塊的大小因不同類型塊結(jié)構(gòu)而不同，塊結(jié)構(gòu)有兩種小塊和大塊小塊： 小塊NAND FLASH包含32個頁

30、，每頁512+16字節(jié)； 大塊NAND FLASH包含64頁，每頁2048+64字節(jié)。594-3-8 Flash存儲器及接口電路存儲器及接口電路vNAND Flash的壞塊 NAND Flash出廠時就有可能帶有壞塊 使用過程中可能出現(xiàn)新的壞塊 壞塊是隨機分布的 需要使用時采取合適的方式檢測處理壞塊604-3-8 Flash存儲器及接口電路存儲器及接口電路vNAND Flash的ECC校驗 除了硬壞塊，NAND Flash還會出現(xiàn)如位交互等問題 需要使用錯誤探測/錯誤更正的EDC/ECC算法 S3C2440的NAND控制器帶有硬件校驗功能614-3-8 Flash存儲器及接口電路存儲器及接口電

31、路vS3C2440A處理器擁有專門針對 NAND設(shè)備的接口，可以很方便地和NAND設(shè)備對接。v雖然NAND設(shè)備的接口比較簡單，容易接到系統(tǒng)總線上，但2440處理器針對NAND設(shè)備還集成了硬件ECC校驗，這將大大提高NAND設(shè)備的讀寫效率。v當沒有處理器的ECC支持時，就需要由軟件來完成ECC校驗，這將消耗大量的CPU資源，使讀寫速度下降。 624-3-8 Flash存儲器及接口電路存儲器及接口電路NOR、NAND Flash比較v NAND器件執(zhí)行擦除操作是十分簡單的，而NOR則要求在進行擦除前先要將目標塊內(nèi)所有的位都寫為0。v 由于擦除NOR器件時是以64128KB的塊進行的，執(zhí)行一個寫入/

32、擦除操作的時間為5s，與此相反，擦除NAND器件是以832KB的塊進行的，執(zhí)行相同的操作最多只需要4ms。 NOR的讀速度比NAND稍快一些。 NAND的寫入速度比NOR快很多。 NAND的4ms擦除速度遠比NOR的5s快。 大多數(shù)寫入操作需要先進行擦除操作。 NAND的擦除單元更小，相應(yīng)的擦除電路更少。634-3-8 Flash存儲器及接口電路存儲器及接口電路vNOR、NAND Flash接口差別 NOR flash帶有SRAM接口，有足夠的地址引腳來尋址，可以很容易地存取其內(nèi)部的每一個字節(jié)。 NAND器件使用復(fù)雜的I/O口來串行地存取數(shù)據(jù)，共用8位總線。8個引腳用來傳送控制、地址和數(shù)據(jù)信息

33、 NAND讀和寫操作采用512字節(jié)的頁和32KB的塊為單位，這一點有點像硬盤管理此類操作，很自然地，基于NAND的存儲器就可以取代硬盤或其他塊設(shè)備。 644-3-8 Flash存儲器及接口電路存儲器及接口電路vNOR、NAND Flash容量和成本 NAND flash的單元尺寸幾乎是NOR器件的一半，由于生產(chǎn)過程更為簡單，NAND結(jié)構(gòu)可以在給定的模具尺寸內(nèi)提供更高的容量，也就相應(yīng)地降低了價格，大概只有NOR的十分之一。 NOR flash占據(jù)了容量為116MB閃存市場的大部分，而NAND flash則用在更大容量的產(chǎn)品當中，這也說明NOR主要應(yīng)用在代碼存儲介質(zhì)中， 654-3-8 Nand

34、Flash/Nor Flash接口電路接口電路664-3-9 SDRAM接口電路接口電路vSDRAM不具有掉電保持數(shù)據(jù)的特性，存取速度大大高于Flash存儲器，且具有讀/寫的屬性v因此，SDRAM在系統(tǒng)中主要用作程序的運行空間。v當系統(tǒng)啟動時，CPU首先從復(fù)位地址0 x0處讀取啟動代碼，在完成系統(tǒng)的初始化后，程序代碼一般應(yīng)調(diào)入SDRAM中運行，以提高系統(tǒng)的運行速度v系統(tǒng)及用戶堆棧、運行數(shù)據(jù)也都放在SDRAM中。 674-3-9 SDRAM接口電路接口電路vSDRAM工作原理684-3-9 SDRAM接口電路接口電路vSDRAM工作原理 通過電容來存儲數(shù)據(jù) 需要充電防止電容漏電 需要不斷刷新vS

35、DRAM特點和用途 結(jié)構(gòu)簡單 單位芯片面積存儲容量大 低價格 需要刷新電路 相對靜態(tài)RAM速度較慢 主要用作主存694-3-9 SDRAM接口電路接口電路vSDRAM讀時序SDRAM讀時序 Burst length=4 CAS 延遲=2704-3-9 SDRAM接口電路接口電路714-3-10 I2C接口電路接口電路vI2C使用兩根雙向信號線來傳遞數(shù)據(jù) Serial Clock Line (SCL) Serial Data Address (SDA)v總線速度分為標準速度100kbps，快速模式400kbps，高速模式3.4Mbpsv特點是：半雙工，僅需要兩根線（所以又被稱為2-wire總線）724-3-10 I2C總線協(xié)議總線協(xié)議vSDA下降沿跟隨一個SCL下降沿表示傳輸開始vSCL上升沿跟隨一個SDA上升沿表示傳輸結(jié)束v主設(shè)備傳送一個字節(jié)到從設(shè)備734-3-10 I2C總線控制器寄存器總線控制器寄存器v下面列出S3C2440 I2C 總線控制器相關(guān)的寄存器，具體位含義參見S3C2440手冊 I2C控制寄存器IICON I2C狀態(tài)寄存器IISTAT I2C地址寄存器IICADD I2C接收發(fā)送移位寄存器IICDS744-3-1