第二章計算機(jī)的邏輯部件

1、1第二章計算機(jī)的邏輯部件22.1三種基本邏輯操作及布爾代數(shù)的基本公式三種基本邏輯操作及布爾代數(shù)的基本公式 布爾代數(shù)有三種基本邏輯操作布爾代數(shù)有三種基本邏輯操作“與與”（邏輯乘）、（邏輯乘）、“或或”（邏輯加）、（邏輯加）、“非非”（求反）。邏輯含義如（求反）。邏輯含義如下：下： “與與”邏輯操作：當(dāng)且僅當(dāng)邏輯操作：當(dāng)且僅當(dāng)X、Y均為均為“1”時，其邏時，其邏輯乘輯乘XY才為才為“1”，否則為，否則為“0”。 “或或”邏輯操作：只要邏輯操作：只要X、Y任一為任一為“1”時，其邏輯時，其邏輯加加X+Y即為即為“1”，否則為，否則為“0”。 “非非”邏輯操作：只要邏輯操作：只要X為為“1”時，時，

2、即為即為“0”， X為為“0”時，時， 即為即為“1” 。 布爾代數(shù)是以命題為對象，包含三種基本邏輯操作布爾代數(shù)是以命題為對象，包含三種基本邏輯操作的完整的代數(shù)學(xué)，它可以對命題進(jìn)行運算，而運算的完整的代數(shù)學(xué)，它可以對命題進(jìn)行運算，而運算的基本依據(jù)是基本公式和規(guī)則：的基本依據(jù)是基本公式和規(guī)則：XX3基本公式基本公式 基本公式基本公式 （這些公式也叫布爾恒等式）（這些公式也叫布爾恒等式）(1)基本公式基本公式10; 01 0 A=0 1 +A=1 1A =A 0 +A=A 0-10-1律律AAA AAA 重疊律重疊律1AA 0AA 互補(bǔ)律互補(bǔ)律交換律交換律A+B=B+AA B=B AA (B C)

3、=(A B) C結(jié)合律結(jié)合律A+(B+C)=(A+B)+C=(A+C)+B分配律分配律A(B+C)=A B+A C普通代數(shù)不適用!A+B C=(A+B)(A+C)4基本公式基本公式 基本公式基本公式一一. .原變量的吸收：原變量的吸收：證明：證明：A+AB=A(1+B)=A1=A二二. .反變量的吸收：反變量的吸收：BABAA BAABABAA BA)AA(BA 證明：證明：A+AB=A吸收率吸收率BABAA BABAA)(A)BA(A ABAAB 5基本公式基本公式 基本公式基本公式A)BA(A 證明：證明：AABAABA.A)BA(A 五五. .混合變量的吸收：混合變量的吸收：CAABBC

4、CAAB 證明：證明：BC)AA(CAABBCCAAB 1吸收吸收CAABBCAABCCAAB 6 推論：推論：CAABBCDCAAB 公式公式反演規(guī)則反演規(guī)則：BAB.A 摩根定理摩根定理B.ABA AA 還原律還原律對任意一個邏輯式對任意一個邏輯式Y(jié) Y，若將其中所有的，若將其中所有的 “.”.”換換成成“+”+”，“+”+”換成換成“.”.”，0 0換成換成1 1，1 1換成換成0 0，原變量換成反變量，反變量換成原變量，則得原變量換成反變量，反變量換成原變量，則得到的結(jié)果就是到的結(jié)果就是Y Y的反函數(shù)的反函數(shù)Y Y 。顯然顯然，德德. .摩根定理是反演定理的特例。摩根定理是反演定理的特

5、例。7公式公式六六.ABAABAABA ；證明：證明：BABAAA)BA(AABA ABAABAAABAAABA)(8舉例舉例用真值表證明：用真值表證明：A+B A+B C=(A+B)(A+C) C=(A+B)(A+C)A B C0 0 0 0 0 10 1 00 1 11 0 01 0 11 1 01 1 1(A+B)(A+C)A+B C 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 192.2邏輯函數(shù)的化簡邏輯函數(shù)的化簡 2.2.22.2.2卡諾圖化簡法卡諾圖化簡法: : 最小項最小項: :由由全部變量全部變量或其或其反變量反變量形成的形成的邏輯乘邏輯乘積項積項稱為最小項稱為

6、最小項. .對對n n個變量，共有個變量，共有2 2n n個最小項。個最小項。 卡諾圖書寫規(guī)則卡諾圖書寫規(guī)則：兩：兩相鄰小格相鄰小格之間只能有一之間只能有一個變量是相反的，而其余變量都是相同的。個變量是相反的，而其余變量都是相同的。為簡單起見，往往把周邊變量的原碼用為簡單起見，往往把周邊變量的原碼用“1 1”表示、反碼用表示、反碼用“0 0”表示。小格中的數(shù)字對應(yīng)表示。小格中的數(shù)字對應(yīng)的是的是最小項最小項的取值。（圖的取值。（圖2.12.1中以中以A A為最低為最低位）。任何一個函數(shù)都可展開為若干個最小位）。任何一個函數(shù)都可展開為若干個最小項之和，因此，項之和，因此，可用卡諾圖表示任意一個邏可

7、用卡諾圖表示任意一個邏輯函數(shù)輯函數(shù)。10卡諾圖卡諾圖 將將n n個輸入變量的全部最小項用小方塊陣個輸入變量的全部最小項用小方塊陣列圖表示，并且使具有邏輯相鄰性的最小項列圖表示，并且使具有邏輯相鄰性的最小項在幾何位置上也相臨的排列起來，所得到的在幾何位置上也相臨的排列起來，所得到的陣列圖就是陣列圖就是n n變量的變量的卡諾圖卡諾圖。ABm0m1m2m30101兩變量卡諾圖兩變量卡諾圖A三變量卡諾圖三變量卡諾圖BC0001111001m0m3m2 m4 m5m6m1m711卡諾圖卡諾圖 四變量卡諾圖四變量卡諾圖ABCD000111100001m0m1m3m2m4m5m6m12m14m8m9m101

8、110四變量卡諾圖四變量卡諾圖m7m11m13m1512卡諾圖卡諾圖 四四. . 用卡諾圖表示邏輯函數(shù)用卡諾圖表示邏輯函數(shù)例例 : :用卡諾圖表示邏輯函數(shù)用卡諾圖表示邏輯函數(shù)BAACDDBADCBAY 解：解： 首先將首先將Y Y化為最小項之和的形式化為最小項之和的形式CD)BB(AD)CC(BADCBAY )DD)(CC(BAmmmmmmm 化出四變量的卡諾圖，在對應(yīng)于函數(shù)式中各化出四變量的卡諾圖，在對應(yīng)于函數(shù)式中各最小項的位置上填入最小項的位置上填入1 1，其余位置上填入，其余位置上填入0 0，就，就得到如下圖所示的得到如下圖所示的Y Y的卡諾圖。的卡諾圖。13卡

9、諾圖卡諾mmmmmmmYCDAB0001111000010100100 0100 01 10111 11111014卡諾圖卡諾圖例例 : :已知邏輯函數(shù)的卡諾圖如下圖所示，試寫已知邏輯函數(shù)的卡諾圖如下圖所示，試寫出該函數(shù)的邏輯式。出該函數(shù)的邏輯式。CBAABCCBACBAY BC0001111001001 1 0011解：解：A15卡諾圖卡諾圖二二. . 卡諾圖化簡的步驟卡諾圖化簡的步驟 1. 1. 將函數(shù)化為將函數(shù)化為最小項之和最小項之和的形式的形式 2.2.畫出表示該邏輯函數(shù)的畫出表示該邏輯函數(shù)的卡諾圖卡諾圖 3.3.找出可以找出可以合并的最小項合并的最小項 4.

10、4.各最小項可以各最小項可以重復(fù)重復(fù)使用。使用。 5 .5 .選取化簡后的乘積項。選取的原則是：選取化簡后的乘積項。選取的原則是：所用的乘積項數(shù)目最少。所用的乘積項數(shù)目最少。每個乘積項包含的因子最少每個乘積項包含的因子最少16卡諾圖卡諾圖 例例: : 用卡諾圖法將下式化簡為最簡與用卡諾圖法將下式化簡為最簡與- -或函數(shù)式或函數(shù)式CBCBCACAY 解：方案一解：方案一 ABC00011110010111110 01CACBBAY17卡諾圖卡諾圖 方案二：方案二： BACBCAYABC00011110010111110 0118卡諾圖卡諾圖 例例: :用卡諾圖法將下式化為最簡與用卡諾圖法將下式化

11、為最簡與- -或邏輯式或邏輯式DCACBADCDCAABDABCY 解：方案一解：方案一 （圈最小項）（圈最小項） CDAB00011001100 0111 11 11111 111110D0001 11 10ADAY 19習(xí)題習(xí)題 1、用卡諾圖化簡下列函數(shù)、用卡諾圖化簡下列函數(shù)F=AC+AB+BCD+BC+CDF=AB+AC+AC+BC202.3邏輯門的實現(xiàn)邏輯門的實現(xiàn) 任何復(fù)雜的邏輯運算都可通過基本邏輯操作任何復(fù)雜的邏輯運算都可通過基本邏輯操作“與與”、 “或或”、 “非非”來實現(xiàn)。實現(xiàn)這三來實現(xiàn)。實現(xiàn)這三種基本邏輯操作的電路是三種基本邏輯門電路：種基本邏輯操作的電路是三種基本邏輯門電路：

12、 “與與”門、門、 “或或”門、門、 “非非”門（反相門）。門（反相門）。把這三種基本邏輯門串聯(lián)組合，可形成實現(xiàn)把這三種基本邏輯門串聯(lián)組合，可形成實現(xiàn)“與非與非”、 “或非或非”、 “與或非與或非”、 “異異或或”、 “同或同或”功能的與非門、或非門、與功能的與非門、或非門、與或非門、或非門、異或門、同或門異或門、同或門（異或非門）。（異或非門）。 （門電路的圖形符號見課本（門電路的圖形符號見課本P18）212.4計算機(jī)中常用的組合邏輯電路計算機(jī)中常用的組合邏輯電路 如果邏輯電路的輸出狀態(tài)僅和當(dāng)時的輸入狀態(tài)如果邏輯電路的輸出狀態(tài)僅和當(dāng)時的輸入狀態(tài)有關(guān)，而與過去的輸入狀態(tài)無關(guān)，稱這種邏輯有關(guān)，而

13、與過去的輸入狀態(tài)無關(guān)，稱這種邏輯電路為電路為組合邏輯電路組合邏輯電路。常見的組合邏輯電路有。常見的組合邏輯電路有加法器、算術(shù)邏輯單元、譯碼器、數(shù)據(jù)選擇器加法器、算術(shù)邏輯單元、譯碼器、數(shù)據(jù)選擇器等。等。 2.4.1加法器加法器 加法器是計算機(jī)基本運算部件之一。加法器是計算機(jī)基本運算部件之一。 不考慮進(jìn)位輸入不考慮進(jìn)位輸入時，兩數(shù)碼時，兩數(shù)碼Xn，Yn相加稱為相加稱為半加器半加器。半加器可用。半加器可用反相門反相門及與及與或非門或非門來實現(xiàn)，來實現(xiàn)，也可用也可用異或門異或門來實現(xiàn)。來實現(xiàn)。22加法器加法器 半加和半加和Hn的表達(dá)式如下：的表達(dá)式如下：nnnnnnnYXYXYXHXn YnHn0 0

14、1 00 11 10 1 1 0功能表功能表邏輯圖見課本邏輯圖見課本P1923加法器加法器 Xn，Yn及及Cn-1相加稱相加稱全加全加,其表達(dá)式、功能表、其表達(dá)式、功能表、邏輯圖見邏輯圖見課本課本P19。 將將n個全加器相連可得個全加器相連可得n位加法器位加法器，但其加法，但其加法時間較長。這是因為其位間時間較長。這是因為其位間進(jìn)位進(jìn)位是是串行傳送串行傳送的，的，本位全加和本位全加和Fi必須等低位進(jìn)位必須等低位進(jìn)位Ci-1來到后來到后才能進(jìn)行，加法時間與才能進(jìn)行，加法時間與位數(shù)位數(shù)有關(guān)。只有改變有關(guān)。只有改變進(jìn)位逐位傳送的路徑，才能提高加法器工作進(jìn)位逐位傳送的路徑，才能提高加法器工作速度。解決

15、辦法之一是采用速度。解決辦法之一是采用“超前進(jìn)位產(chǎn)生超前進(jìn)位產(chǎn)生電路電路”來同時形成各位進(jìn)位，從而實現(xiàn)快速來同時形成各位進(jìn)位，從而實現(xiàn)快速加法。我們稱這種加法器為加法。我們稱這種加法器為超前進(jìn)位加法器超前進(jìn)位加法器。24加法器加法器 超前進(jìn)位產(chǎn)生電路是根據(jù)各位進(jìn)位形成條件來超前進(jìn)位產(chǎn)生電路是根據(jù)各位進(jìn)位形成條件來實現(xiàn)的。有兩個條件均可形成實現(xiàn)的。有兩個條件均可形成C1： （1）X1，Y1均為均為“1” （2）X1，Y1任一個為任一個為“1”，且進(jìn)位，且進(jìn)位C0為為“1” 可得可得C1的表達(dá)式為：的表達(dá)式為： C1=X1Y1+（X1+Y1）C0 我們引入我們引入進(jìn)位傳遞函數(shù)進(jìn)位傳遞函數(shù)Pi和和進(jìn)

16、位產(chǎn)生函數(shù)進(jìn)位產(chǎn)生函數(shù)Gi的的概念。將它們定義為：概念。將它們定義為：Pi=Xi+YiGi=XiYi25加法器加法器 Pi的意義是：當(dāng)?shù)囊饬x是：當(dāng)Xi、Yi中有一個為中有一個為“1”時，若時，若有進(jìn)位輸入，則本位向有進(jìn)位輸入，則本位向高位傳送進(jìn)位高位傳送進(jìn)位，這個進(jìn)，這個進(jìn)位可看成是位可看成是低位進(jìn)位低位進(jìn)位越過越過本位本位直接向直接向高位傳遞高位傳遞的。的。Gi的意義是：當(dāng)?shù)囊饬x是：當(dāng)Xi、Yi均為均為“1”時，不管時，不管有無有無進(jìn)位輸入進(jìn)位輸入，定會產(chǎn)生向，定會產(chǎn)生向高位的進(jìn)位高位的進(jìn)位。 將將Pi、 Gi代入代入C1C4式，便可得到式，便可得到C1C4的表的表達(dá)式。達(dá)式。26算術(shù)邏輯單

17、元算術(shù)邏輯單元 算術(shù)邏輯單元簡稱算術(shù)邏輯單元簡稱ALU，是一種功能較強(qiáng)的，是一種功能較強(qiáng)的組合邏輯電路組合邏輯電路。它能進(jìn)行多種。它能進(jìn)行多種算術(shù)運算算術(shù)運算和和邏輯邏輯運算運算。ALU的基本邏輯結(jié)構(gòu)是超前進(jìn)位加法的基本邏輯結(jié)構(gòu)是超前進(jìn)位加法器，它是通過改變加法器的器，它是通過改變加法器的Gi和和Pi來獲得多種來獲得多種運算能力的。運算能力的。272.4.3譯碼器譯碼器 譯碼器譯碼器有有n個輸入變量，個輸入變量，2n（或少于（或少于2n個）輸個）輸出，每個輸出對應(yīng)于出，每個輸出對應(yīng)于n個輸入變量的一個個輸入變量的一個最小最小項項。當(dāng)輸入為某個組合時，對應(yīng)的。當(dāng)輸入為某個組合時，對應(yīng)的僅有一個僅

18、有一個輸輸出為出為“0”（或為（或為“1” ），其余輸出均為），其余輸出均為“1”（或為（或為“0” ）。譯碼器的用途是把）。譯碼器的用途是把輸入代碼輸入代碼譯成相應(yīng)的控制電位譯成相應(yīng)的控制電位，以實現(xiàn)代碼所要求的操，以實現(xiàn)代碼所要求的操作。作。 譯碼器中常設(shè)置譯碼器中常設(shè)置“使能使能”控制端控制端 ，當(dāng)該端，當(dāng)該端為為“1”時，譯碼器功能被禁止，此時所有輸出時，譯碼器功能被禁止，此時所有輸出均為均為“1”。使能端的一個主要功能是用來。使能端的一個主要功能是用來擴(kuò)充擴(kuò)充輸入變量數(shù)輸入變量數(shù)。見課本圖。見課本圖2.14是用兩片三輸入八是用兩片三輸入八輸出譯碼器擴(kuò)展成一個四輸入十六輸出譯碼器輸出譯

19、碼器擴(kuò)展成一個四輸入十六輸出譯碼器的實例的實例.E28二輸入四輸出譯碼器二輸入四輸出譯碼器1234ABCD4321DCBAT itleN um berR evisionSizeA 4D ate:8-M ar-2002 Sheet of File:E :lyf羅 protelM yD esign1.ddbD raw n B y:ABY 0Y 1Y 2Y 3二輸入四輸出譯碼器二輸入四輸出譯碼器E29四輸入譯碼器四輸入譯碼器 圖圖2.14是用兩片三輸入八輸出譯碼器擴(kuò)展成一是用兩片三輸入八輸出譯碼器擴(kuò)展成一個四輸入十六輸出譯碼器的實例。圖中，輸入個四輸入十六輸出譯碼器的實例。圖中，輸入D用于選片（從兩

20、片譯碼器中選出一片）；當(dāng)用于選片（從兩片譯碼器中選出一片）；當(dāng)D=0時，片時，片II禁止，輸出禁止，輸出Y8Y15均為均為“1”，而，而片片I工作，輸出工作，輸出Y0Y7中中有一為有一為“0”（由輸入（由輸入A，B，C決定）；當(dāng)決定）；當(dāng)D=1時，片時，片I禁止，輸出禁止，輸出Y0Y7 均為均為“1”，而片，而片II工作，輸出工作，輸出Y8Y15中中有一為有一為“0”。 從而實現(xiàn)四輸入十六輸出譯碼。從而實現(xiàn)四輸入十六輸出譯碼。302.4.4數(shù)據(jù)選擇器數(shù)據(jù)選擇器 從很多數(shù)字信號中將任何一個需要的信號挑選出來。從很多數(shù)字信號中將任何一個需要的信號挑選出來。A0A1D3D2D1D0W控制信號控制信號

21、輸入信號輸出信號數(shù)據(jù)選擇數(shù)據(jù)選擇器類似一器類似一個個多投開多投開關(guān)關(guān)。選擇。選擇哪一路信哪一路信號由相應(yīng)號由相應(yīng)的一組控的一組控制信號控制信號控制。制。312.4.4數(shù)據(jù)選擇器數(shù)據(jù)選擇器 數(shù)據(jù)選擇器又稱數(shù)據(jù)選擇器又稱多路開關(guān)多路開關(guān)，它是以，它是以“與或與或”門門或或“與或非與或非”門為主的電路。它能在選擇信號門為主的電路。它能在選擇信號的作用下，從的作用下，從多個輸入通道多個輸入通道中選擇中選擇某一個通道某一個通道的數(shù)據(jù)作為輸出。圖的數(shù)據(jù)作為輸出。圖2.15是是“雙四通道選一雙四通道選一”數(shù)據(jù)選擇器的邏輯圖和功能表。其中數(shù)據(jù)選擇器的邏輯圖和功能表。其中S0,S1是通是通道選擇信號，道選擇信號

22、， 是使能端，是使能端，D0D3是輸入數(shù)據(jù)，是輸入數(shù)據(jù)，輸出輸出Y的表達(dá)式為：的表達(dá)式為：EY=(S0S1D0+S0S1D1+S0S1D2+S0S1D3)E使能使能E的作用和譯碼器中的的作用和譯碼器中的E相似，可用它來相似，可用它來擴(kuò)展擴(kuò)展選擇器的通道數(shù)。選擇器的通道數(shù)。322.5時序邏輯電路時序邏輯電路 如果邏輯電路的輸出狀態(tài)不但和當(dāng)時的如果邏輯電路的輸出狀態(tài)不但和當(dāng)時的輸入狀態(tài)輸入狀態(tài)有關(guān)，有關(guān)，而且還與電路在此而且還與電路在此以前的輸入狀態(tài)有關(guān)以前的輸入狀態(tài)有關(guān)，稱這種電路為，稱這種電路為時序邏輯電路時序邏輯電路。時序電路內(nèi)必須要。時序電路內(nèi)必須要有能存儲信息的記憶有能存儲信息的記憶元件

23、元件觸發(fā)器觸發(fā)器。觸發(fā)器觸發(fā)器是構(gòu)成時序電路的是構(gòu)成時序電路的基礎(chǔ)基礎(chǔ)。 2.5.1觸發(fā)器種類很多。按時鐘控制方式來分，有觸發(fā)器種類很多。按時鐘控制方式來分，有電位觸電位觸發(fā)發(fā)、邊沿觸發(fā)邊沿觸發(fā)、主主-從觸發(fā)從觸發(fā)等方式。按功能劃分，有等方式。按功能劃分，有R-S型型、D型型、J-K型型等功能。同一功能觸發(fā)器可以由不同等功能。同一功能觸發(fā)器可以由不同觸發(fā)方式來實現(xiàn)。觸發(fā)方式來實現(xiàn)。 1 1、電位觸發(fā)方式觸發(fā)器、電位觸發(fā)方式觸發(fā)器 當(dāng)觸發(fā)器的當(dāng)觸發(fā)器的同步控制信號同步控制信號E為約定為約定“1”或或“0”電平時，電平時，觸發(fā)器接受輸入數(shù)據(jù)，此時輸入數(shù)據(jù)觸發(fā)器接受輸入數(shù)據(jù)，此時輸入數(shù)據(jù)D的任何變化

24、都會的任何變化都會在輸出在輸出Q端得到反映；當(dāng)端得到反映；當(dāng)E為非約定電平時，觸發(fā)器狀為非約定電平時，觸發(fā)器狀態(tài)保持不變。鑒于它接受信息的條件是態(tài)保持不變。鑒于它接受信息的條件是E出現(xiàn)約定的邏出現(xiàn)約定的邏輯電平輯電平，故稱它為，故稱它為電位觸發(fā)方式觸發(fā)器電位觸發(fā)方式觸發(fā)器，簡稱，簡稱電位觸發(fā)電位觸發(fā)器器33電位觸發(fā)方式觸發(fā)器電位觸發(fā)方式觸發(fā)器 圖圖2.16（見課本（見課本P27）給出了被稱為鎖存觸發(fā)）給出了被稱為鎖存觸發(fā)器（又稱鎖存器）的電位觸發(fā)器的邏輯圖。由器（又稱鎖存器）的電位觸發(fā)器的邏輯圖。由E控制控制D和和 能否進(jìn)入觸發(fā)器；當(dāng)能否進(jìn)入觸發(fā)器；當(dāng)E=1，D和和 進(jìn)入基本觸發(fā)器，此時進(jìn)入基

25、本觸發(fā)器，此時Q=D, = ;當(dāng)當(dāng)E=0 ，D和和 被封鎖，觸發(fā)器狀態(tài)保持，以被封鎖，觸發(fā)器狀態(tài)保持，以E的的“1”電平撤除前電平撤除前D的最終電平約定的最終電平約定E=0期間期間Q的狀的狀態(tài)。態(tài)。 電位觸發(fā)器具有結(jié)構(gòu)簡單的優(yōu)點。在計算機(jī)中電位觸發(fā)器具有結(jié)構(gòu)簡單的優(yōu)點。在計算機(jī)中常用它來組成常用它來組成暫存器暫存器。 E=1時，時，Q=D(即即Q隨隨D變而變變而變)DDDQD34邊沿觸發(fā)方式觸發(fā)器邊沿觸發(fā)方式觸發(fā)器 具有下列特點的觸發(fā)器稱為具有下列特點的觸發(fā)器稱為邊沿觸發(fā)方式觸邊沿觸發(fā)方式觸發(fā)器發(fā)器，簡稱，簡稱邊沿觸發(fā)器邊沿觸發(fā)器。觸發(fā)器接收的是時觸發(fā)器接收的是時鐘脈沖鐘脈沖CPCP的某一約定

26、跳變（正跳變或負(fù)跳變）的某一約定跳變（正跳變或負(fù)跳變）來到時的輸入數(shù)據(jù)。來到時的輸入數(shù)據(jù)。在在CP=1CP=1及及CP=0CP=0期間以及期間以及CPCP非約定跳變到來時，觸發(fā)器不接收數(shù)據(jù)。非約定跳變到來時，觸發(fā)器不接收數(shù)據(jù)。 常用的正邊沿觸發(fā)器是常用的正邊沿觸發(fā)器是D D觸發(fā)器，（見課本觸發(fā)器，（見課本P28P28圖圖2.172.17）。）。35邊沿觸發(fā)方式觸發(fā)器邊沿觸發(fā)方式觸發(fā)器 邊沿觸發(fā)器和電位觸發(fā)器的區(qū)別：邊沿觸發(fā)器和電位觸發(fā)器的區(qū)別： 電位觸發(fā)器在電位觸發(fā)器在E=1E=1期間來到的數(shù)據(jù)會立刻被接期間來到的數(shù)據(jù)會立刻被接收。但對收。但對正邊沿觸發(fā)器正邊沿觸發(fā)器，在，在CP=1CP=1期

27、間來到的期間來到的數(shù)據(jù)，必須數(shù)據(jù)，必須“延遲延遲”到該到該CP=1CP=1過后的下一個過后的下一個CPCP正邊沿正邊沿來到時才被接收。因此邊沿觸發(fā)器來到時才被接收。因此邊沿觸發(fā)器又稱又稱延遲型觸發(fā)器延遲型觸發(fā)器。36邊沿觸發(fā)方式觸發(fā)器邊沿觸發(fā)方式觸發(fā)器 邊沿觸發(fā)器在邊沿觸發(fā)器在CP正跳變（對正邊沿觸發(fā)器）以外期正跳變（對正邊沿觸發(fā)器）以外期間出現(xiàn)在間出現(xiàn)在D端的數(shù)據(jù)變化和干擾不會被接收，因此有端的數(shù)據(jù)變化和干擾不會被接收，因此有很強(qiáng)的很強(qiáng)的抗數(shù)據(jù)端干擾抗數(shù)據(jù)端干擾的能力而被廣泛應(yīng)用，它除用的能力而被廣泛應(yīng)用，它除用來組成來組成寄存器寄存器外，還可用來組成外，還可用來組成計數(shù)器計數(shù)器和和移位寄存

28、移位寄存器器等。等。 而電位觸發(fā)器，只要而電位觸發(fā)器，只要E為約定電平，數(shù)據(jù)來到后就可為約定電平，數(shù)據(jù)來到后就可立即被接收，它不需像邊沿觸發(fā)器那樣保持到約定立即被接收，它不需像邊沿觸發(fā)器那樣保持到約定控制信號跳變來到才被接收?？刂菩盘柼儊淼讲疟唤邮铡?在在CP的的上升沿上升沿(RD=1、SD=1)，Q=D(即即Q隨隨D變而變變而變)37主主-從觸發(fā)器從觸發(fā)器 主主-從觸發(fā)器基本上是由兩個電位觸發(fā)器從觸發(fā)器基本上是由兩個電位觸發(fā)器級聯(lián)級聯(lián)而成的，而成的，接收輸入數(shù)據(jù)接收輸入數(shù)據(jù)的是的是主觸發(fā)器主觸發(fā)器，接收主觸發(fā)器輸出接收主觸發(fā)器輸出的的是是從觸發(fā)器從觸發(fā)器，主、從觸發(fā)器的同步控制信號是，主、

29、從觸發(fā)器的同步控制信號是互補(bǔ)互補(bǔ)的（的（CP和和 ）。）。 觸發(fā)器的原理圖及功能表見課本觸發(fā)器的原理圖及功能表見課本P29圖圖2.18 觸發(fā)器的輸出觸發(fā)器的輸出Q， 分別和接收分別和接收K，J數(shù)據(jù)的輸入門數(shù)據(jù)的輸入門相連。在相連。在CP=1期間期間主觸發(fā)器接收數(shù)據(jù)主觸發(fā)器接收數(shù)據(jù)；在；在CP負(fù)跳變負(fù)跳變來到時，從觸發(fā)器接收主觸發(fā)器來到時，從觸發(fā)器接收主觸發(fā)器最終的狀態(tài)最終的狀態(tài)。主從。主從觸發(fā)器由于有觸發(fā)器由于有計數(shù)計數(shù)功能，常用于組成功能，常用于組成計數(shù)器計數(shù)器。由功。由功能表可得出主能表可得出主-從觸發(fā)器的功能：從觸發(fā)器的功能： J=K=0時，時鐘時，時鐘CP來后，保持。來后，保持。 J=

30、K=1時，時鐘時，時鐘CP來后，翻轉(zhuǎn)。來后，翻轉(zhuǎn)。 J=K時，時鐘時，時鐘CP來后，來后，Q隨隨J變。變。CPQ382.5.2寄存器和移位寄存器寄存器和移位寄存器 寄存器寄存器是計算機(jī)的一個重要部件，用于是計算機(jī)的一個重要部件，用于暫存數(shù)據(jù)暫存數(shù)據(jù)、指令指令等。它由等。它由觸發(fā)器觸發(fā)器和一些和一些控制門控制門組成。在寄存器組成。在寄存器中，常用的是中，常用的是正邊沿觸發(fā)正邊沿觸發(fā)D觸發(fā)器觸發(fā)器和和鎖存器鎖存器。 對由正沿觸發(fā)的對由正沿觸發(fā)的D觸發(fā)器組成的四位寄存器。在觸發(fā)器組成的四位寄存器。在CP正沿正沿作用下，外部數(shù)據(jù)才能進(jìn)入寄存器。作用下，外部數(shù)據(jù)才能進(jìn)入寄存器。(圖圖2.21) 有有移位

31、功能移位功能的寄存器稱為的寄存器稱為移位寄存器移位寄存器。 *見課本見課本P31圖圖2.22是雙向四位移位寄存器。它有是雙向四位移位寄存器。它有左移左移、右移右移、并行輸入并行輸入及及保持保持功能，采用主功能，采用主-從從R-S觸發(fā)器觸發(fā)器作作寄存元件寄存元件。每個觸發(fā)器的。每個觸發(fā)器的R,S端之間設(shè)置一個反相端之間設(shè)置一個反相器，使觸發(fā)器的雙端輸入變?yōu)閱味溯斎?。四通道選器，使觸發(fā)器的雙端輸入變?yōu)閱味溯斎?。四通道選一數(shù)據(jù)選擇器根據(jù)要求完成的操作來選擇輸入數(shù)據(jù)。一數(shù)據(jù)選擇器根據(jù)要求完成的操作來選擇輸入數(shù)據(jù)。392.5.2寄存器和移位寄存器寄存器和移位寄存器 若寄存器的操作控制信號若寄存器的操作控

32、制信號S0S1為為“10”,左位觸左位觸發(fā)器的狀態(tài)被選中，電路進(jìn)行右移操作；若寄發(fā)器的狀態(tài)被選中，電路進(jìn)行右移操作；若寄存器的操作控制信號存器的操作控制信號S0S1為為“01”,右位觸發(fā)器右位觸發(fā)器的狀態(tài)被選中，電路進(jìn)行的狀態(tài)被選中，電路進(jìn)行左移左移操作；若寄存器操作；若寄存器的操作控制信號的操作控制信號S0S1為為“11”,并行輸入數(shù)據(jù)被并行輸入數(shù)據(jù)被選中，電路執(zhí)行并行輸入操作；若寄存器的操選中，電路執(zhí)行并行輸入操作；若寄存器的操作控制信號作控制信號S0S1為為“00”,在在CP作用下，本位觸作用下，本位觸發(fā)器的狀態(tài)又被送回發(fā)器的狀態(tài)又被送回本位觸發(fā)器本位觸發(fā)器中去，電路狀中去，電路狀態(tài)態(tài)保

33、持不變保持不變。402.5.2寄存器和移位寄存器寄存器和移位寄存器 雙向四位移位寄存器功能表雙向四位移位寄存器功能表功能表功能表功能功能0 1 0 01 1 02 0 11 1 1RD S0 S1 CK置置“0”保持保持右移右移左移左移并行輸入并行輸入412.5.3計數(shù)器計數(shù)器 計數(shù)器計數(shù)器是計算機(jī)、數(shù)字儀表中常用的一種電路。是計算機(jī)、數(shù)字儀表中常用的一種電路。計數(shù)器按計數(shù)器按時鐘作用方式時鐘作用方式劃分：有劃分：有同步計數(shù)器同步計數(shù)器和和異步計數(shù)器異步計數(shù)器。在。在異步計數(shù)器異步計數(shù)器中，中，高位觸發(fā)器高位觸發(fā)器的的時鐘信號是由時鐘信號是由低一位觸發(fā)器的輸出低一位觸發(fā)器的輸出來提供的，來提供

34、的，結(jié)構(gòu)簡單。結(jié)構(gòu)簡單。同步計數(shù)器同步計數(shù)器中各觸發(fā)器的時鐘信號中各觸發(fā)器的時鐘信號是由是由同一脈沖同一脈沖來提供的，因此，各觸發(fā)器是同來提供的，因此，各觸發(fā)器是同時翻轉(zhuǎn)的，它的工作頻率比異步計數(shù)器時翻轉(zhuǎn)的，它的工作頻率比異步計數(shù)器高高，但，但結(jié)構(gòu)復(fù)雜。計數(shù)器按結(jié)構(gòu)復(fù)雜。計數(shù)器按計數(shù)順序計數(shù)順序來分，有來分，有二進(jìn)制二進(jìn)制、十進(jìn)制十進(jìn)制兩大類。在計算機(jī)中較少使用異步計數(shù)兩大類。在計算機(jī)中較少使用異步計數(shù)器。下面我們介紹并行輸入數(shù)據(jù)功能的正向同器。下面我們介紹并行輸入數(shù)據(jù)功能的正向同步十進(jìn)制計數(shù)器。步十進(jìn)制計數(shù)器。422.5.3計數(shù)器計數(shù)器 圖圖2.23是用主是用主-從從J-K觸發(fā)器構(gòu)成的同步十

35、進(jìn)制觸發(fā)器構(gòu)成的同步十進(jìn)制集成化計數(shù)器。同步計數(shù)器是采用集成化計數(shù)器。同步計數(shù)器是采用快速進(jìn)位快速進(jìn)位方方式來計數(shù)的，式來計數(shù)的，觸發(fā)器觸發(fā)器及實現(xiàn)快速進(jìn)位的邏輯電及實現(xiàn)快速進(jìn)位的邏輯電路是它的核心。各觸發(fā)器路是它的核心。各觸發(fā)器J,K表達(dá)式為：表達(dá)式為：JA=KA=1JB=KB=QAQDJC=KC=QAQBJD=KD=QAQBQC+ QAQD432.5.3計數(shù)器計數(shù)器LABCDRDCKRC442.5.3計數(shù)器計數(shù)器 十進(jìn)制同步計數(shù)器十進(jìn)制同步計數(shù)器功能表功能表功功 能能1 1 1 1 0 1 0 1 1 1 0 1 1 0 P T L RD CK計計 數(shù)數(shù)并行輸入數(shù)據(jù)并行輸入數(shù)據(jù)保保 持持觸

36、發(fā)器保持，觸發(fā)器保持，RC=0異步清異步清“0”452.5.3計數(shù)器計數(shù)器 “預(yù)置數(shù)預(yù)置數(shù)”是集成化同步計數(shù)器的一個重要功是集成化同步計數(shù)器的一個重要功能。一般設(shè)置控制端能。一般設(shè)置控制端L，用來選擇電路是執(zhí)行，用來選擇電路是執(zhí)行計數(shù)計數(shù)還是執(zhí)行還是執(zhí)行預(yù)置數(shù)預(yù)置數(shù)：當(dāng)：當(dāng)L=1，執(zhí)行同步計數(shù)執(zhí)行同步計數(shù)； L=0，執(zhí)行預(yù)置數(shù)執(zhí)行預(yù)置數(shù)。由于。由于J-K觸發(fā)器數(shù)據(jù)輸入觸發(fā)器數(shù)據(jù)輸入是雙端的，所以要將單端的預(yù)置數(shù)是雙端的，所以要將單端的預(yù)置數(shù)AD經(jīng)兩級經(jīng)兩級“與非與非”門變成互補(bǔ)信號，再加在門變成互補(bǔ)信號，再加在J-K端。當(dāng)端。當(dāng)L=1時，與非門時，與非門411被封鎖被封鎖，快速進(jìn)位電路輸，快速

37、進(jìn)位電路輸出經(jīng)出經(jīng)或門或門1215進(jìn)入觸發(fā)器，電路執(zhí)行進(jìn)入觸發(fā)器，電路執(zhí)行計數(shù)計數(shù)；當(dāng)當(dāng)L=0時，與非門時，與非門411被打開，快速進(jìn)位被封被打開，快速進(jìn)位被封鎖，電路執(zhí)行鎖，電路執(zhí)行置數(shù)置數(shù)。能夠方便地。能夠方便地擴(kuò)展位數(shù)擴(kuò)展位數(shù)是集是集成化計數(shù)器的一個特點。成化計數(shù)器的一個特點。462.5.3計數(shù)器計數(shù)器 計數(shù)器擴(kuò)展應(yīng)滿足以下條件：計數(shù)器擴(kuò)展應(yīng)滿足以下條件： 首先，要有標(biāo)志計數(shù)器已計至最大數(shù)的進(jìn)位輸出端首先，要有標(biāo)志計數(shù)器已計至最大數(shù)的進(jìn)位輸出端RC，對二進(jìn)制、十進(jìn)制計數(shù)器，對二進(jìn)制、十進(jìn)制計數(shù)器，RC分別為：分別為： 二進(jìn)制計數(shù)器：二進(jìn)制計數(shù)器：RC=QAQBQCQD 十進(jìn)制計數(shù)器：十進(jìn)

38、制計數(shù)器： RC=QAQD 其次，計數(shù)器應(yīng)有其次，計數(shù)器應(yīng)有保持保持功能。圖功能。圖2.23計數(shù)器中設(shè)置了計數(shù)器中設(shè)置了“計數(shù)允許計數(shù)允許”端端P和和T，用來控制計數(shù)器快速進(jìn)位電，用來控制計數(shù)器快速進(jìn)位電路和路和RC形成門；當(dāng)形成門；當(dāng)P、T均為均為“1”，快速進(jìn)位電路才，快速進(jìn)位電路才能能打開打開，此時，此時若若L=1，則電路處于，則電路處于計數(shù)狀態(tài)計數(shù)狀態(tài)；若；若P=0，T=1，則快速進(jìn)位電路封鎖，電路不能計數(shù)，此時若，則快速進(jìn)位電路封鎖，電路不能計數(shù)，此時若L=1，預(yù)置數(shù)也被封鎖，又由于，預(yù)置數(shù)也被封鎖，又由于T=1時時RC形成門不封形成門不封鎖，所以各觸發(fā)器狀態(tài)及鎖，所以各觸發(fā)器狀態(tài)及

39、RC均保持。有了均保持。有了RC,P,T端，端，就可以方便地對計數(shù)器進(jìn)行擴(kuò)展。就可以方便地對計數(shù)器進(jìn)行擴(kuò)展。472.6陣列邏輯電路陣列邏輯電路 “陣列陣列”是指邏輯元件在硅芯片上以是指邏輯元件在硅芯片上以陣列陣列形式排列，形式排列，這種電路具有設(shè)計方便、芯片面積小、產(chǎn)品率高、這種電路具有設(shè)計方便、芯片面積小、產(chǎn)品率高、用戶自編程、減少系統(tǒng)的硬件規(guī)模等優(yōu)點。用戶自編程、減少系統(tǒng)的硬件規(guī)模等優(yōu)點。 讀讀/寫存儲器寫存儲器（random access memory,簡稱簡稱RAM）是）是一種典型的陣列邏輯電路，它的存儲單元排列成陣一種典型的陣列邏輯電路，它的存儲單元排列成陣列形式。列形式。RAM在使

40、用時能按給定的單元地址把信息在使用時能按給定的單元地址把信息存入或取出存入或取出。 只讀存儲器只讀存儲器（read only memory，簡稱，簡稱ROM）也是）也是一類重要的陣列邏輯電路。在計算機(jī)中，常常要一類重要的陣列邏輯電路。在計算機(jī)中，常常要存存儲固定的信息儲固定的信息（如監(jiān)控程序、函數(shù)、常數(shù)等）。對（如監(jiān)控程序、函數(shù)、常數(shù)等）。對于這類存儲固定信息的存儲器，在使用前把信息存于這類存儲固定信息的存儲器，在使用前把信息存入其中，使用時讀出已存入的信息，而入其中，使用時讀出已存入的信息，而不能寫入新不能寫入新的信息的信息。ROM主要由全譯碼的主要由全譯碼的地址譯碼器地址譯碼器和和存儲單存

41、儲單元體元體組成，前者是一種組成，前者是一種“與與”陣列，后者則是陣列，后者則是“或或”陣列，它們都以陣列形式排列。陣列，它們都以陣列形式排列。482.6陣列邏輯電路陣列邏輯電路 存儲體中寫入的信息是由用戶事先決定的，因此是存儲體中寫入的信息是由用戶事先決定的，因此是“用戶可編程用戶可編程”的，而地址譯碼器則是的，而地址譯碼器則是“用戶不可用戶不可編程編程”的。的。 可編程序邏輯陣列可編程序邏輯陣列（programmable logic array,簡稱簡稱PLA）是）是ROM的變種，也可以說是一種新型的的變種，也可以說是一種新型的ROM。它和它和ROM不同之處不同之處是是PLA的與陣列、或陣

42、列都是用的與陣列、或陣列都是用戶可編程的戶可編程的。PLA在組成控制器、存儲固定函數(shù)以在組成控制器、存儲固定函數(shù)以及實現(xiàn)隨機(jī)邏輯中有廣泛的應(yīng)用。及實現(xiàn)隨機(jī)邏輯中有廣泛的應(yīng)用。 可編程序陣列邏輯（可編程序陣列邏輯（programmable array logic,簡稱簡稱PAL）是）是ROM的變種，。它和的變種，。它和ROM不同之處是不同之處是PAL的的與陣列與陣列是用戶可編程的、而是用戶可編程的、而或陣列或陣列是用戶不可編是用戶不可編程的。程的。PLA在計算機(jī)中也有廣泛的應(yīng)用。在計算機(jī)中也有廣泛的應(yīng)用。492.6陣列邏輯電路陣列邏輯電路 通用陣列邏輯通用陣列邏輯（general array l

43、ogic,簡稱簡稱GAL）是一）是一種比種比PAL功能更強(qiáng)的陣列邏輯電路。在它的輸出有功能更強(qiáng)的陣列邏輯電路。在它的輸出有一個一個邏輯宏單元邏輯宏單元，通過對它的編程，可以獲得，通過對它的編程，可以獲得多種多種輸出形式輸出形式，從而使功能大大增強(qiáng)。，從而使功能大大增強(qiáng)。 門陣列門陣列（gate array ,簡稱簡稱GA）是一種邏輯功能很強(qiáng)）是一種邏輯功能很強(qiáng)的陣列邏輯電路。在芯片上制作了的陣列邏輯電路。在芯片上制作了排成陣列形式的排成陣列形式的門電路門電路，根據(jù)用戶需要對門陣列中的門電路進(jìn)行互，根據(jù)用戶需要對門陣列中的門電路進(jìn)行互連設(shè)計，在通過集成電路制作工藝來實現(xiàn)互連，以連設(shè)計，在通過集成

44、電路制作工藝來實現(xiàn)互連，以實現(xiàn)所需的邏輯功能。實現(xiàn)所需的邏輯功能。 宏單元陣列宏單元陣列（macrocell array ,簡稱簡稱MA）是一種比）是一種比GA功能更強(qiáng)、集成度更高的陣列電路，在芯片上排功能更強(qiáng)、集成度更高的陣列電路，在芯片上排列成陣列的除列成陣列的除門電路門電路外還有外還有觸發(fā)器觸發(fā)器、加法器加法器、寄存寄存器以及器以及ALU等。等。502.6陣列邏輯電路陣列邏輯電路 可編程門陣列可編程門陣列（programmable gate array ,簡簡稱稱PGA）是一種集編程設(shè)計靈活和宏單元陣）是一種集編程設(shè)計靈活和宏單元陣列于一體的高密度電路。它與列于一體的高密度電路。它與GA

45、、MA的一的一個區(qū)別在于：個區(qū)別在于：PGA內(nèi)部按陣列分布的內(nèi)部按陣列分布的宏單元宏單元塊都是用戶可編程的塊都是用戶可編程的。即用戶所需邏輯可在軟。即用戶所需邏輯可在軟件支持下，由用戶自己裝入來實現(xiàn)的，而無須件支持下，由用戶自己裝入來實現(xiàn)的，而無須集成電路制造工廠介入，并且這種裝入是可以集成電路制造工廠介入，并且這種裝入是可以修改的，因而其連接十分靈活。修改的，因而其連接十分靈活。 一般把一般把除讀除讀/寫存儲器寫存儲器的陣列邏輯電路統(tǒng)稱為的陣列邏輯電路統(tǒng)稱為可編程序邏輯器件可編程序邏輯器件（programmable logic devices,簡稱簡稱PLD）512.6.1只讀存儲器（只讀存

46、儲器（ROM） 存儲器是用來存儲存儲器是用來存儲二值二值數(shù)字信息的大規(guī)模數(shù)字信息的大規(guī)模集成電路，是進(jìn)一步完善數(shù)字系統(tǒng)功能的重集成電路，是進(jìn)一步完善數(shù)字系統(tǒng)功能的重要部件。它實際上是將大量存儲器按一定規(guī)要部件。它實際上是將大量存儲器按一定規(guī)律結(jié)合起來的整體，可以被比喻為一個由許律結(jié)合起來的整體，可以被比喻為一個由許多房間組成的大旅館。每個房間有一個號碼多房間組成的大旅館。每個房間有一個號碼 （地址碼地址碼 ），每個房間內(nèi)有一定內(nèi)容（一個），每個房間內(nèi)有一定內(nèi)容（一個二進(jìn)制數(shù)碼，又稱為一個二進(jìn)制數(shù)碼，又稱為一個“字字” ）。每個二）。每個二進(jìn)制信息稱為進(jìn)制信息稱為“位位”。每個。每個“字字”的編

47、號，的編號，稱為稱為地址碼地址碼，簡稱，簡稱地址地址。522.6.1只讀存儲器（只讀存儲器（ROM） 只讀存儲器只讀存儲器( ( ROM )ROM ) 只讀存儲器在工作時其存儲內(nèi)容是只讀存儲器在工作時其存儲內(nèi)容是固定不變的，因此，固定不變的，因此，只能讀出，不能只能讀出，不能隨時寫入隨時寫入，所以稱為，所以稱為只讀存儲器只讀存儲器。Read Only Memory.固定固定ROMROM可編程可編程ROMROM：PROMPROM可擦寫可編程：可擦寫可編程：EPROMEPROM532.6.1只讀存儲器（只讀存儲器（ROM）ROMROM主要由主要由地址譯碼器地址譯碼器和和存儲單元體存儲單元體組成。組

48、成。地址譯碼器 存 儲 單元體地址輸入.字線讀出線542.6.1只讀存儲器（只讀存儲器（ROM） ROMROM的工作原理如下：地址譯碼器根據(jù)輸入的工作原理如下：地址譯碼器根據(jù)輸入地地址址選擇某條輸出（稱選擇某條輸出（稱字線字線），由它再去驅(qū)動），由它再去驅(qū)動該字線的該字線的各位各位線，以便讀出字線上個存儲器線，以便讀出字線上個存儲器單元所存儲的單元所存儲的代碼代碼。如圖。如圖2-26a2-26a（見課本（見課本P35P35） ROMROM的地址譯碼器是的地址譯碼器是與門與門的組合，它的輸出是的組合，它的輸出是全部地址輸入的全部地址輸入的最小項最小項，可以把譯碼器表示，可以把譯碼器表示成圖成圖2

49、.26(b)2.26(b)所示的與陣列。所示的與陣列。55可編程邏輯陣列（可編程邏輯陣列（PLA） 當(dāng)用戶要存入當(dāng)用戶要存入ROM的字?jǐn)?shù)少于的字?jǐn)?shù)少于ROM所能提供所能提供的字?jǐn)?shù)時，的字?jǐn)?shù)時，ROM中便有許多存儲單元閑置不中便有許多存儲單元閑置不用，從而造成管芯面積的浪費。此外，在用，從而造成管芯面積的浪費。此外，在ROM中，地址和字之間是中，地址和字之間是一一對應(yīng)一一對應(yīng)的，對任的，對任何一個給定地址，只能讀出一個字。而何一個給定地址，只能讀出一個字。而PLA是是一種特殊的只讀存儲器，它用較少的存儲單元一種特殊的只讀存儲器，它用較少的存儲單元就能存儲大量的信息就能存儲大量的信息。能較好地解決。能較好地解決ROM的的上述缺點。