集成運(yùn)算放大器和反饋

1、第三章 集成運(yùn)算放大器和反饋 1、運(yùn)算放大器組成、各部分作用 2、理想運(yùn)算放大器特性、兩個(gè)工作區(qū)及對(duì)應(yīng)極限性質(zhì)。 3、虛短、虛斷、虛地的概念 4、基本運(yùn)算電路及其分析方法 5、反饋極性及組態(tài)； 6、負(fù)反饋對(duì)放大電路的影響第三章 集成運(yùn)算放大器和反饋1為了穩(wěn)定放大電路的輸出電壓并提高輸入為了穩(wěn)定放大電路的輸出電壓并提高輸入電阻，應(yīng)采用電阻，應(yīng)采用( )。 A. 串聯(lián)電壓負(fù)反饋 B. 并聯(lián)電流負(fù)反饋 C. 串聯(lián)電流負(fù)反饋 D. 并聯(lián)電壓負(fù)反饋2分析運(yùn)放的兩個(gè)依據(jù)中分析運(yùn)放的兩個(gè)依據(jù)中“虛斷虛斷”是指（是指（ ） A、U-U+ B、I-I+0 C、U0=Ui D、Au=13、瞬時(shí)極性法是用來(lái)判斷、瞬

2、時(shí)極性法是用來(lái)判斷：A電路中引入的是直流反饋還是交流反饋B電路中引入的是正反饋還是負(fù)反饋C電路中引入的是電壓反饋還是電流反饋D電路中引入的是并聯(lián)反饋還是串聯(lián)反饋4、集成運(yùn)放級(jí)間耦合方式是、集成運(yùn)放級(jí)間耦合方式是 ( ) 。(a) 變壓器耦 合 (b) 直接耦合 (c) 阻容耦5、電路如圖所示，、電路如圖所示，RF引入的反饋為（引入的反饋為（ ）。(a) 串聯(lián)電壓負(fù)反饋 (b) 串聯(lián)電流負(fù)反饋(c) 并聯(lián)電壓負(fù)反饋 (d) 并聯(lián)電流負(fù)反饋 RFRuO+ui6、在運(yùn)算放大器電路中，、在運(yùn)算放大器電路中， 引入深度負(fù)反饋引入深度負(fù)反饋 的目的之一是使運(yùn)放的目的之一是使運(yùn)放 ( )。(a) 工作在線性

3、區(qū) ， 降低穩(wěn)定性(b) 工作在非線性區(qū) ，提高穩(wěn)定性(c) 工作在線性區(qū) ， 提高穩(wěn)定性7、電路如圖所示其電壓放大倍數(shù)等于、電路如圖所示其電壓放大倍數(shù)等于 ( )。(a) 1 (b) 2 (c) 零 -uOui8、一 個(gè)正弦波振蕩器的開(kāi)環(huán)電壓放大倍數(shù) 為A ，反饋系數(shù)為F ，該振蕩器要能自行 建立振蕩，其幅值條件必須滿足 （ ）。能夠穩(wěn)定振蕩的幅值條件是 （）9、一個(gè)正弦波振蕩器的反饋系數(shù) ，若該振 蕩器能夠維持穩(wěn)定振蕩，則開(kāi)環(huán)電壓放大 倍數(shù)必須等于 （ ）。F 1518011、運(yùn)放電路如圖所示，已知各項(xiàng)參數(shù) ，(1)第一級(jí)運(yùn)放中反饋類型 (2)求u01、u02的值；10、電路如圖所示，其穩(wěn)

4、壓管的穩(wěn)定電壓，正向壓降忽略不計(jì)，輸入電壓，參考電壓，試畫(huà)出輸出電壓的波形。-DZ2DZ1uIuORUR12、在圖示電路中，設(shè)A1、A2、A3均為理想運(yùn)算放大器，其最大輸出電壓幅值為12V。 （1）試說(shuō)明A1、A2、A3各組成什么電路？（2）A1、A2、A3分別工作在線形區(qū)還是非線形區(qū)？（3）若輸入為1V的直流電壓，則各輸出端uO1、uO2、uO3的電壓為多大？、A1+8、A2+8、A3+8R220 k2 kR1uIuO3uO2uO1R310 kR410 kR6V第四章 直流穩(wěn)壓電源1、半導(dǎo)體直流穩(wěn)壓電源可由變壓、整流 、 和穩(wěn)壓四部分組成。 2、單片式三端集成穩(wěn)壓器CW7815輸出電壓的穩(wěn)定

5、值為 。3在全波整流電路中，設(shè)輸入電壓的有效值為，則負(fù)載電阻上平均電壓等于（ ）A、 B、 C、 D、4、整流電路如圖所示，已知輸出電壓平均值是18V，則變壓器副邊電壓有效值是（ ）。(a)40V (b)20V (c)15V (d)12.7V RLu2uOD1D2D4D3+-+-5、在如圖所示電路中，試求輸出電壓UO的可調(diào)范圍是多少？ 20章章 組合邏輯電路組合邏輯電路1、邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換2、函數(shù)化簡(jiǎn)與變換3、基本邏輯門(mén)電路及其復(fù)合門(mén)電路邏輯功能。4、有關(guān)概念：扇入、扇出等5、三態(tài)門(mén)、OC門(mén)、傳輸門(mén)6、門(mén)多余端處理、TTL門(mén)電路懸空、通過(guò)不同電阻接地的意義7、組合邏輯電路的分析與

6、設(shè)計(jì)8、常用組合邏輯部件邏輯功能9、138、151實(shí)現(xiàn)函數(shù) 20章章 組合邏輯電路組合邏輯電路 1邏輯式 ， 化簡(jiǎn)后為( )。 2時(shí)序邏輯電路與組合邏輯電路的主要區(qū)別是（ ）。 A 時(shí)序電路只能計(jì)數(shù)，而組合電路只能寄存 B 時(shí)序電路沒(méi)有記憶功能，組合電路有記憶功能 C 時(shí)序電路具有記憶功能，組合電路沒(méi)有記憶功能 D 以上說(shuō)法均不對(duì)CBACABCBAABCY3.下列邏輯代數(shù)運(yùn)算錯(cuò)誤的是：（下列邏輯代數(shù)運(yùn)算錯(cuò)誤的是：（ ） A、A+A=A；B、A. =1 C、AA= A ；D、A+ =14、在、在TTL三態(tài)門(mén)、三態(tài)門(mén)、OC門(mén)和異或門(mén)中，能實(shí)現(xiàn)門(mén)和異或門(mén)中，能實(shí)現(xiàn)線與功能的門(mén)電路有；能實(shí)現(xiàn)總線連接方

7、式線與功能的門(mén)電路有；能實(shí)現(xiàn)總線連接方式的門(mén)電路時(shí)。的門(mén)電路時(shí)。 5 的反函數(shù)是的反函數(shù)是AADEBCAY6某些輸出門(mén)的輸出除了通常的邏輯和邏輯外，還有第三種狀態(tài)，即 狀態(tài)，因而稱為三態(tài)門(mén)，又稱TSL門(mén)。7N個(gè)變量構(gòu)成的最小項(xiàng)個(gè)數(shù)有 ，任意兩個(gè)最小項(xiàng)之積恒為 ，全體最小項(xiàng)之和恒為 。8在TTL電路中，輸入端懸空等效于 電平；在CMOS或非門(mén)電路中，對(duì)未使用的輸入端應(yīng)當(dāng)接 。9、編碼器的邏輯功能是、編碼器的邏輯功能是( ) 。(a) 把某種二進(jìn)制 代碼 轉(zhuǎn)換成某種輸出狀態(tài)(b) 將某種 狀態(tài)轉(zhuǎn)換成相應(yīng)的二進(jìn)制 代碼 (c) 把二進(jìn)制 數(shù)轉(zhuǎn)換成 十進(jìn) 制 數(shù)10、譯碼器的邏輯功能是、譯碼器的邏輯功

8、能是 ( )。(a) 把某種二進(jìn)制代碼轉(zhuǎn)換成某種輸出狀態(tài)(b) 把某種狀態(tài)轉(zhuǎn)換成相應(yīng)的二進(jìn)制代碼 (c) 把十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)11、在何種輸入情況下，、在何種輸入情況下，“與非與非”運(yùn)算的結(jié)運(yùn)算的結(jié)果是邏輯果是邏輯0。 A全部輸入是全部輸入是0 B.任一輸入是任一輸入是0 C.僅一輸入是僅一輸入是0 D.全部輸入是全部輸入是112、對(duì)于、對(duì)于MOS門(mén)電路，多余端不允許門(mén)電路，多余端不允許 A、懸空、懸空 B、與有用端并聯(lián)、與有用端并聯(lián) C、接電源、接電源 D、接低電平、接低電平13. CMOS 傳輸門(mén)可以用來(lái)傳輸模擬信號(hào)和傳輸門(mén)可以用來(lái)傳輸模擬信號(hào)和數(shù)字信號(hào)數(shù)字信號(hào)14. 14. 當(dāng)邏輯函

9、數(shù)有當(dāng)邏輯函數(shù)有n n個(gè)變量時(shí)，共有個(gè)變量時(shí)，共有 個(gè)個(gè)變量取值組合？變量取值組合？ A. n B. 2n C. nA. n B. 2n C. n2 2 D. 2 D. 2n n15. 15. 一位八進(jìn)制數(shù)可以用（一位八進(jìn)制數(shù)可以用（ ）位二進(jìn)）位二進(jìn)制數(shù)來(lái)表示。制數(shù)來(lái)表示。 A. 2 B. 3 C. A. 2 B. 3 C. D. 16D. 1616. 16. 以下電路中常用于總線應(yīng)用的有以下電路中常用于總線應(yīng)用的有 。 A.TSLA.TSL門(mén)門(mén) B.OCB.OC門(mén)門(mén) C. C. 漏極開(kāi)路門(mén)漏極開(kāi)路門(mén) D.CMOSD.CMOS與非門(mén)與非門(mén)17、74LS138是3線-8線譯碼器，譯碼輸出為低電

10、平有效，若輸入A2A1A0=100時(shí)，輸出 = 。18、直接把兩個(gè)門(mén)的輸出連在一起實(shí)現(xiàn)“與”邏輯關(guān)系的接法叫 。19、下列各式中是四變量A、B、C、D的最小項(xiàng)是： 。20、在下列電路中，只有（ ）屬于組合邏輯電路。(a) 觸發(fā)器 (b) 計(jì)數(shù)器 (c) 數(shù)據(jù)選擇器 (d) 寄存器21、欲將2輸入的與非門(mén)、異或門(mén)、或非門(mén)作非門(mén)使用，其多余的輸入端的接法可依次為（ ）。（A）接高電平、高電平、低電平 （B）接高電平、低電平、低電平（C）接高電平、高電平、高電平 （D）接低電平、低電平、低電平22、欲對(duì)110個(gè)對(duì)象進(jìn)行二進(jìn)制編碼，則至少需要( )位二進(jìn)制數(shù)。 A. 5 B. 6 C. 7 D. 8

11、23、對(duì)于共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，、對(duì)于共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用應(yīng)采用 電平驅(qū)動(dòng)的七段顯示譯碼器。電平驅(qū)動(dòng)的七段顯示譯碼器。24、半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形、半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共式：共 接法和共接法和共 接法。接法。25、某港口對(duì)進(jìn)港的船只分為A、B、C三類，每次只允許一類船只進(jìn)港，且A類船優(yōu)先于B類，B類優(yōu)先于C類。A、B、C三類船只可以進(jìn)港的信號(hào)分別是FA、FB、FC。設(shè)輸入信號(hào)1表示船只要求進(jìn)港，0表示不要求進(jìn)港；輸出信號(hào)1表示允許進(jìn)港，0表示不允許進(jìn)港。設(shè)計(jì)能實(shí)現(xiàn)上述要求的邏輯電路。并畫(huà)出電路圖。 26、某汽車駕駛員培訓(xùn)班進(jìn)行結(jié)業(yè)考試，

12、有三名評(píng)判員，其中A為主評(píng)判員，B和C為副評(píng)判員。在評(píng)判時(shí)，按照少數(shù)服從多數(shù)的原則通過(guò)，但主評(píng)判員認(rèn)為合格，亦可通過(guò)。用與非門(mén)設(shè)計(jì)能實(shí)現(xiàn)上述要求的邏輯電路。并畫(huà)出電路圖。 27、試用門(mén)電路設(shè)計(jì)一個(gè)邏輯電路供三人（A，B，C）表決使用。按少數(shù)服從多數(shù)的原則使問(wèn)題Y通過(guò)。要求： 28、某邏輯電路的狀態(tài)表如下，其輸入變量 為 A，B，C，輸出為F ，試寫(xiě)出F 的邏輯 式 ABCF00000010010001101000101011001111 29、已知某邏輯門(mén)電路輸入， 及輸出F的波形如圖所示， 試寫(xiě)出邏輯狀態(tài)表， 寫(xiě)出邏輯式， 畫(huà)出邏輯圖 ABF30、邏輯電路如圖所示，寫(xiě)出邏輯式并化簡(jiǎn)。1&1&

13、1BACDF31、試用3線-8線譯碼器CT74LS138和適當(dāng)?shù)拈T(mén)電路實(shí)現(xiàn)函數(shù)： 。正常工作時(shí)STA =1， = =0。畫(huà)出連線圖。FABCABCABCBCBSTCST32、應(yīng)用74151實(shí)現(xiàn)如下邏輯功能（33、八路數(shù)據(jù)選擇器構(gòu)成的電路如圖所示， A 2 、 A 1 、 A 0 為數(shù)據(jù)輸入端，根據(jù)圖中對(duì) D 0 D 7 的設(shè)置，寫(xiě)出該電路所實(shí)現(xiàn)函數(shù) Y 的表達(dá)式。 YACABCABC.34、分析圖8選1數(shù)據(jù)選擇器的構(gòu)成電路，寫(xiě)出其邏輯表達(dá)式。 21章章 時(shí)序邏輯電路時(shí)序邏輯電路1、由JK觸發(fā)器構(gòu)成的電路如圖所示，其次態(tài)方程是： （ ）Q1C11J1K2、在、在RD=“0”，SD=“1” 時(shí)，基

14、本時(shí)，基本RS觸發(fā)器觸發(fā)器(a) 置“0”(b) 置“1” (c) 保持原狀態(tài)（d）不定3、邏輯電路如圖所示，分析、邏輯電路如圖所示，分析RD ，SD 的波的波 形，當(dāng)初始狀態(tài)為形，當(dāng)初始狀態(tài)為“0”時(shí)，時(shí)，t1 瞬間輸瞬間輸 Q 為為( )。(a) “0” (b) “1” (c) 不 定RDSD 1t1RDQQSD4、下圖中，如果C的頻率是4000Hz, 那么Q1和Q2波形的頻率各是： A 2000 Hz和4000 Hz B. 2000 Hz和1000 Hz C. 1000 Hz和2000 Hz D 4000 Hz和2000 Hz 5、若使J-K觸發(fā)器直接置0，必須使SD= 、RD= ， 6

15、、對(duì)于JK觸發(fā)器，若J=K=1，則可完成 觸發(fā)器的邏輯功能。 7、某計(jì)數(shù)器的輸出波形如圖1所示，該計(jì)數(shù)器是( )進(jìn)制計(jì)數(shù)器。 8、T觸發(fā)器在T=0時(shí)具有（ ）功能。 A 保持 B 計(jì)數(shù) C 置位 D 清零9、555電路通?？梢越M成的電路有( )。 、 單穩(wěn)態(tài)電路,多諧振蕩電路 、 不能組成任何電路 、 反向電路, 多諧振蕩電路 D 、僅單穩(wěn)態(tài)電路10.當(dāng)維持-阻塞D觸發(fā)器的RD=0時(shí)，觸發(fā)器的次態(tài)（ ）。A 與CP和D有關(guān) B 與CP和D無(wú)關(guān)，只能為0 C 只與CP有關(guān) D 只與D有關(guān)11. 十二進(jìn)制加法計(jì)數(shù)器需要（十二進(jìn)制加法計(jì)數(shù)器需要（ 個(gè)個(gè)觸發(fā)器觸發(fā)器構(gòu)成。構(gòu)成。A、8； B、16； C

16、、4； D、312、8位移位寄存器，串行輸入時(shí)經(jīng)位移位寄存器，串行輸入時(shí)經(jīng) 個(gè)脈沖個(gè)脈沖后，后，8位數(shù)碼全部移入寄存器中。位數(shù)碼全部移入寄存器中。 A.1 B.2 C.4 D.813、當(dāng)主從型JK觸發(fā)器（下降沿觸發(fā)）的CP,J,K端分別加上如下圖所示的波形時(shí)，試畫(huà)出Q端的輸出波形,Q的初始狀態(tài)為1。 14把JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器的方法是： 。 15一級(jí)觸發(fā)器可以記憶 位二進(jìn)制信息，N級(jí)觸發(fā)器可以記憶 種不同的狀態(tài)。 16、觸發(fā)器有 個(gè)穩(wěn)態(tài)，它可記錄 位二進(jìn)制碼。存儲(chǔ)8位二進(jìn)制信息要 個(gè)觸發(fā)器。 17、若使J-K觸發(fā)器直接置0，必須使SD= 、RD= ， 18、把JK觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器的方法

17、是 。 19四級(jí)觸發(fā)器可以記憶 位二進(jìn)制信息，N級(jí)觸發(fā)器可以記憶 種不同的狀態(tài)。 20、由10級(jí)觸發(fā)器構(gòu)成的二進(jìn)制計(jì)數(shù)器，其模值為 （ ）A、 10 B、 20 C 、1000 D 、1024 21、計(jì)數(shù)器的模值是60,應(yīng)取觸發(fā)器的個(gè)數(shù)至少為 。 (a) 5 (b) 4 (c) 7 (d) 622.對(duì)于對(duì)于D觸發(fā)器，欲使觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入，應(yīng)使輸入D= 。A.0 B.1 C.Q D.23. N個(gè)觸發(fā)器可以構(gòu)成能寄存?zhèn)€觸發(fā)器可以構(gòu)成能寄存 位二進(jìn)制數(shù)碼的位二進(jìn)制數(shù)碼的寄存器。寄存器。 A.N-1 B.N C.N+1 D.2N24、觸發(fā)器按功能可分為、觸發(fā)器按功能可分為 觸發(fā)器、

18、觸發(fā)器、 觸發(fā)器、觸發(fā)器、D觸發(fā)器、觸發(fā)器、T觸發(fā)器等觸發(fā)器等 25、時(shí)序邏輯電路按其狀態(tài)改變是否受統(tǒng)一定時(shí)信號(hào)控制，可將其分為 和 兩種類型 26、根據(jù)下圖的邏輯圖及相應(yīng)的CP，和D的波形，畫(huà)出Q1端和Q2端的輸出波形，設(shè)初始狀態(tài)Q1=Q2=0 （6分）27、已知JK信號(hào)如圖中所示，畫(huà)出下降沿JK觸發(fā)器輸出端Q的波形。設(shè)觸發(fā)器的初始狀態(tài)為0。CPJK 28、已知74161是異步清0、同步置數(shù)的集成二進(jìn)制芯片，試用1片74161實(shí)現(xiàn)一個(gè)11進(jìn)制的加法計(jì)數(shù)器。（附74161管腳圖）29、下圖異步二進(jìn)制計(jì)數(shù)器，各觸發(fā)器的初態(tài)均為0，根據(jù)輸入的波形畫(huà)出各輸出端Q0Q1Q2的波形，并說(shuō)明它是加法計(jì)數(shù)器還是減法計(jì)數(shù)器。QQJKQ2QQJKQ1QQJKQ0CPCPQQQ012 30、寫(xiě)出圖所示時(shí)序電