PCB基礎(chǔ)知識(shí)培訓(xùn)

1、PCB培訓(xùn)基礎(chǔ)篇 TOC o 1-5 h z PCB的相關(guān)介紹1PCB布局布線的注意事項(xiàng)1 HYPERLINK l bookmark48 o Current Document PCB制板和生產(chǎn)的注意事項(xiàng)14PCB的相關(guān)介紹PCB布局布線的注意事項(xiàng)i PCB走線寬度與銅箔厚度、走線寬度的關(guān)系如下圖所示：保守考慮，PCB布線時(shí)一般 采用20mil載流0.5A的方法來(lái)設(shè)計(jì)線寬。IPC-STD-275寬與電流的關(guān)系表格Trace Carrying Capacity per mil std 275Temp RiseIOC20C30CCopperg 2 oz.1/2 g1 o.2 az.i眼富.1皿2 D

2、Z.Truce VidihMaximum Current Ampso.oia0.5i1.40.61-21.60.71-5源0,0150,71.21.6QAJ .3I場(chǎng)3omo0.7132.111.73J.22.4J.60.0250.9L72.51.2331.5M40.030LIL93U2.5A1.73150.0501.52.643.662.64_47.30,07523.55,72.84.57.83.5i100.1002.6U6.Q3.569.94.37.52.50.300隊(duì)71L5&10117.51320.5i焊盤走線引出的方式:X/X /L測(cè)試點(diǎn)的連接:Test Pointsgoodbcsi

3、i相鄰走線層的走線要正交走線，即使不能正交走線，斜交也比平行走線要好:i避免走線開環(huán):i 避免信號(hào)不同層之間形成自環(huán)，自環(huán)將引起輻射干擾:-J- 走線分支長(zhǎng)度的控制：HIIHIqiiHi vTdtloy = T/20i走線長(zhǎng)度越短越好，尤其是高頻信號(hào)要注意:i 走線不能是銳角或者直角，需要走135度角或者直線:L電源和地的環(huán)路盡量小；電源和地的管腳，盡量不要共用過(guò)孔。not goodgoodbesthrge dfeosootier oreagreoEEEll舊曰 ISFraEiHg2JLUiytmi 槽 Vcc GnO沖曲5Capacitor-.廣Pad& *Jias _Largest loo

4、p可昂Not GgdBetter占 白江 Imp are-aSmaller loop 日ieGoodi 為了防止電源線較長(zhǎng)時(shí)，電源線上的耦合噪聲直接進(jìn)入負(fù)載器件，應(yīng)在進(jìn)入每個(gè)器件之 前，先對(duì)電源去耦，且為了防止它們彼此間的相互干擾，對(duì)每個(gè)負(fù)載的電源獨(dú)立去耦， 并做到先濾波再進(jìn)入負(fù)載Version A : not goodVersion B : good!i 高速信號(hào)的特性阻抗必須連續(xù)：同層的走線，其寬度必須連續(xù)；不同層的走線阻抗必須 連續(xù)。速信號(hào)地的連接：分為3種，如下圖所示:2I a ：i connection:b 回nL回 cogjucciiDu： c Limlnpomt gTDinidL

5、U coiinectioais1MHz 一下可考慮單點(diǎn)接地，大部分情況下均是采用多點(diǎn)接地。地管腳的連接需要注意，多路連接效果更好。如下圖所示:Trace盡可能寬，必要時(shí)可用銅箔；Trace盡可能短;not goodPADComponent groundingi走線寬度不能超過(guò)焊盤寬度。一般芯片或者排阻相鄰管腳不能采用直連的方式。i 3W規(guī)則：為了減少走線之間的串?dāng)_，應(yīng)加大線距。當(dāng)線中心距不小于3倍線寬時(shí)，可 保持70%的電場(chǎng)不互相干擾，這就是3W規(guī)則。如果要達(dá)到98%的電場(chǎng)不互相干擾， 可使用10W的間距。沒(méi)有線距要求且板上空間寬松，走線時(shí)請(qǐng)時(shí)刻謹(jǐn)記并貫徹執(zhí)行3W規(guī) 則。L 20H規(guī)則：電源層

6、和地層之間的電場(chǎng)是變化的，在板邊緣會(huì)向外輻射電磁干擾，稱為邊 沿效應(yīng)。因此需要將電源層內(nèi)縮，使得電場(chǎng)只在接地層的范圍內(nèi)傳到。假設(shè)電源層和地 層之間的厚度為H，內(nèi)縮20H可以將70%的電場(chǎng)限制在接地層邊沿內(nèi)；內(nèi)縮100H，則 可以將98%的電場(chǎng)限制在接地層邊沿內(nèi)。如果有子系統(tǒng)的分割，如模數(shù)的分割，也應(yīng)參考此規(guī)則。Digital Gioimd Analog Ground|MoatDigital PowerL J P Analog Powei皿 H20-H4-映像平面以及返回路徑：映像平面就是我們常說(shuō)的參考平面。映像平面的主要作用是在 為高頻電流提供一個(gè)低阻抗的回路。每個(gè)信號(hào)都需要一條信號(hào)回路，信號(hào)

7、回路總是選擇 最低阻抗的路徑。這樣，信號(hào)電流和回路就組成了一個(gè)環(huán)形天線，這個(gè)環(huán)形天線的面積 越大則輻射越大。因此要降低輻射，就要減小回路面積。通常信號(hào)最低阻抗回路就在信 號(hào)正下方的參考層沿著信號(hào)相反方向返回。這條返回路徑如果和原電流完全平行，那么 回路面積是最小的，但是在映像平面上，經(jīng)常會(huì)有元件孔或者過(guò)孔，如果不注意，就容 易造成返回路徑要繞道而行，如下圖所示：胃穿孔靠得袒母恒糠、造成幗接地裂避， 使除豌建流必m初1而行1C/oooc oooooo，學(xué)廠合作主周蛟柘若度用E芹I 元中畤姓佳之方式）TT接地平面要避免類似情況，有一些地方需要注意。在封裝設(shè)計(jì)時(shí)，元件孔的anti-pad大小要考慮好

8、，如圓孔的話，anti-pad的直徑要小于管腳 間的中心距，為使參考層的銅箔能在元件下方延續(xù)（比如銅箔寬度大于4mil），那么anti-pad 的直徑要比管腳間的中心距小至少4mil。在走線中，過(guò)孔的放置方式也要考慮參考層的連續(xù)性。（o，）badIIETTERCanm: phr itikvti- andand iirrpfarocLkT docb-upl n.dixanii lulur河 IldliM%在一些設(shè)計(jì)方案中，還會(huì)對(duì)BGA下方使用的過(guò)孔的參數(shù)進(jìn)行限制，以保證信號(hào)的返回路徑 沒(méi)有被切斷，如下圖所示：.4/4/d mil internal tripSne1*mil Cu web trac

9、EMce In breakout reaign10*22/30 via妃mil BGA pitch42mhl via pitchL Stitching vias/caps:縫合過(guò)孔與縫合電容。如果不能避免信號(hào)跨層或者換層，那么可以 考慮添加一些縫合過(guò)孔或者縫合電容，為返回電流提供一個(gè)短的路徑。1.2.3.Stitching vias:用于連接兩個(gè)一樣的參考層（如VSS到VSS）,放置時(shí)要求盡可能 靠近信號(hào)換層過(guò)孔。Stitching via為信號(hào)提供一個(gè)短的返回路徑。下面所說(shuō)的距離 均指過(guò)孔中心距。當(dāng)一對(duì)差分信號(hào)換層時(shí)，需要放置一個(gè)stitching via，比如CPU 時(shí)鐘信號(hào)；當(dāng)單根信號(hào)換

10、層時(shí)，需要放置一個(gè)stitching via，比如一根單端的時(shí)鐘 信號(hào)；當(dāng)3根單端信號(hào)換層時(shí)，需要放置一個(gè)stitching via，比如一組地址總線； 當(dāng)在DIMM區(qū)域使用stitching vias時(shí)，DIMM connector的電源和地過(guò)孔不能被當(dāng) 作 stitching vias。Stitching caps：用于連接兩個(gè)不同的參考層（如VSS到PWR），放置時(shí)要求盡可能 靠近信號(hào)換層過(guò)孔。Stitching cap為信號(hào)提供一個(gè)短的返回路徑。下面所說(shuō)的距離 均指信號(hào)所跨分割的中心到縫合電容的PCB焊盤邊緣的距離。當(dāng)一對(duì)差分信號(hào)換 層時(shí)，需要放置一個(gè)stitching cap，比如C

11、PU時(shí)鐘信號(hào)；當(dāng)4根差分對(duì)信號(hào)換層時(shí)， 需要放置一個(gè)stitching cap，其位置在4對(duì)差分信號(hào)的正中間；當(dāng)單根信號(hào)換層時(shí)， 需要放置一個(gè)stitching cap，比如一根單端的時(shí)鐘信號(hào)；當(dāng)3根單端信號(hào)換層時(shí)， 需要放置一個(gè)stitching cap，比如一組地址總線。下面是一些添加stitching vias/caps的例子。1）換參考層（相同net）：當(dāng)信號(hào)由于換層導(dǎo)致參考層變化（參考層網(wǎng)絡(luò)相同，比 如同是VSS）時(shí)，使用縫合過(guò)孔連接兩個(gè)參考層，為信號(hào)提供一條短的返回 路徑。Differential PairsOne Pam11 x Dltf Fairs (2 v ias.|Mult

12、iple Pairs jN i: nrt PjiirE.| l：N + 1 VI 時(shí)Stitching ViasBetween Two Reference PlanesSigndi Type1Signal : Via RafloDistance From ViaCommentSE Clock1 net: 1 via1 i l.27mirSingle Cl-ock Trace$E Ncm，CLK1 net: 1 via1 二 1.2了 mmSingle TraceSE Clock1 net: 1 via1 % 1.27 mmMultiple Clock TracesWE N叫也LK3 Reis

13、: 1 vih1 1.905 mmMultiple TracesPair1 pair: 2 viasr1 s 1.27 mmSingle Difierential PairPairN p0r5 N + 1 vias1 1 27 mmMultiple N Dirferential PairsJ.ix Single- EnJeci not2）換參考層（不同net） 相同層：使用1個(gè)0.1uF或者0.01uF的0402或者更小封裝的縫合電容。該電容距離走線跨層的分割不能超過(guò)1.27mm （50mil）。換參考層（不同net）不同層：當(dāng)信號(hào)由于換層導(dǎo)致參考層變化時(shí)，使用1個(gè)0.1uF或 者0.01uF

14、的0402或者更小封裝的縫合電容。該電容應(yīng)盡可能靠近換層處。Stitching CapsVI3S to Reference PlansStitching CapsBetween Two Reference PlanesLayer Change or Crossing Plane SplitSignal Type1Signal: Cap RatioDisUrc# From CapCommentSE Clock1 net: 1 capFi :apF i 1.905 mmMultiple racesDifferentiial Pair1 p由i : 1 cap4 l 1.27 minSingle D

15、ifferenlial PanSignal Type1Signal: Cap RatioDistance From CapCommentDifferential Pair4 puirj. 1 capf I.S05 inmMultiple Dirfereiitiiel PairsNoCps：A SE穗$呻詞醐*0i 時(shí)鐘信號(hào)：時(shí)鐘線是對(duì)EMC影響最大的因素之一。在時(shí)鐘線上應(yīng)少打孔，盡量避免和 其他信號(hào)并行走線，且應(yīng)遠(yuǎn)離一般信號(hào)線，避免對(duì)信號(hào)線的干擾。同時(shí)應(yīng)避開板上的電 源模塊，避免干擾。應(yīng)盡量避免靠近輸出接口，防止高頻時(shí)鐘耦合到輸出的cable線上 并沿線發(fā)射出去。時(shí)鐘芯片下方各層均不可走線，其

16、下方頂層鋪銅接地，底層一般鋪設(shè) 時(shí)鐘芯片電源的銅箔。對(duì)于簡(jiǎn)單的單、雙層板，由于沒(méi)有電源層和地層，時(shí)鐘走線可參 考下圖：Digital dock dislribuliDrsi:T5I 印 Ii 晶體下方不應(yīng)走線，在其下方鋪銅接地，如果晶體是金屬外殼，應(yīng)將其外殼接地。如果 沒(méi)有特別指明，晶體走線長(zhǎng)度不應(yīng)超過(guò)linch。晶體走線應(yīng)遠(yuǎn)離其他信號(hào)，最好能用GND 進(jìn)行隔離。晶體應(yīng)遠(yuǎn)離板邊緣、IO接口、熱源、電源等噪聲大的區(qū)域。X 差分信號(hào)：差分信號(hào)的走線關(guān)鍵點(diǎn)就是等長(zhǎng)等距。下圖是差分信號(hào)走線的要求。等距這 個(gè)要求，除了走線主區(qū)域外，管腳或者過(guò)孔出來(lái)的區(qū)域也要特別注意，盡可能減小不等 距的長(zhǎng)度。差分信號(hào)對(duì)

17、之間間距至少20mi 1，即使中間有包地，也要滿足20mil的間距 要求。一般有多余空間的情況下，可將間距加大到50mi1。差分組內(nèi)線長(zhǎng)匹配時(shí)，應(yīng)在不 匹配的一端進(jìn)行補(bǔ)償，不要在走線中間進(jìn)行補(bǔ)償。差分走線還要注意對(duì)稱，差分對(duì)組內(nèi)過(guò) 孔盡量靠近，線寬也要注意，滿足阻抗要求。PreferredFfc?加qrrflCTT國(guó)E弭旅! M曬網(wǎng) &丹嚇#岬KejAvoidJKio jJjcienifflJ 3 偵 tn 曲he 由roHWsjjnrtiEiinr!/i 蛇形線：為滿足時(shí)序規(guī)范要求，一些走線必須使用蛇形線來(lái)控制線長(zhǎng)，以滿足需要的建 立和保持時(shí)間。一般要走蛇形線的信號(hào)，design guide

18、中一般會(huì)給出具體的蛇形線自身 線距。如果沒(méi)有特別說(shuō)明，蛇形線自身線距要滿足3W、3H要求。W是指蛇形線的線 寬，H是指蛇形線到其參考平面的高度。對(duì)于差分信號(hào)的蛇形線要求，請(qǐng)參考差分信號(hào) 中的圖示要求。蛇形線僅是時(shí)序方面的要求，如果沒(méi)有此要求，不能走蛇形線。不滿足 蛇形線的自身線距要求，往往容易導(dǎo)致錯(cuò)誤的飛行時(shí)間(flight time)，如下圖所示：Hcic * the correct way L。upply the Serpentine method:Bytow is ihe inmrml w；iy Lo apply lhe Scrpenlint rndhcxl. Ihe actual Hi

19、ghl dene is(han ex pct led due to EM cmipling.Iime of flight = 1.5t-J- ESD： ESD器件應(yīng)盡量靠近接口放置，走線時(shí)應(yīng)注意串聯(lián)在走線中。-J- GND Guard Trace/Shape：對(duì)一些特殊信號(hào)進(jìn)行包地處理，如R、G、B、V、H信號(hào)等 等。包地時(shí)注意每隔一段距離要打孔連接到內(nèi)層GND,這些孔要彼此錯(cuò)開，避免參考 平面不連續(xù)。如果沒(méi)有特別說(shuō)明，一般R、G、B、V、H信號(hào)的包地線每隔500750mil 打孔接地，其他信號(hào)一般5001000mil打孔接地。對(duì)于一些關(guān)鍵信號(hào)，有特殊阻抗要求 的，不能包地，因?yàn)榘氐腡rac

20、e或者銅箔會(huì)引起信號(hào)線的阻抗變化，如USB。GND Guard Trace的最主要目的就是強(qiáng)制加大信號(hào)線距。GND Guard Trace的線寬以及與信號(hào)的線 距，如果沒(méi)有特別說(shuō)明，可以使用5mil： 5mi 1。使用GND Guard Trace/Shape，要注意 在每段開始和結(jié)束的地方通過(guò)GND過(guò)孔進(jìn)行端接，避免成為天線。L BUS走線：一般的BUS有FSB、內(nèi)存、PCI、IDE等等。有些BUS內(nèi)部也有劃分，比 如內(nèi)存，有時(shí)鐘、數(shù)據(jù)、命令、控制信號(hào)等等。類似的BUS走線，一般會(huì)要求同組信 號(hào)同層走線。不同的BUS之間，有一定的線距要求，如果沒(méi)有特別指明，一般要求這 個(gè)BUS間距至少20m

21、i 1。而時(shí)鐘和USB的信號(hào)，一般會(huì)要求線距在50mi1以上。L Chassis GND：在后接口下方各走線層鋪設(shè)銅箔連接各接口的GND管腳，并且每隔 500mi 1打孔連接各層。-L關(guān)于銅箔：增加電感與銅箔的連接數(shù)。注意軟件bug，通過(guò)trace增加連接數(shù)后，如果對(duì)shape 有任何操作（會(huì)refresh shape），會(huì)丟失部分連接。銅箔距離太近，一般建議使用20mil間距。銅箔的thermal relief不能設(shè)置太大，否則焊盤與大片銅箔全部連在一起不利于焊 接。不管SMT pin還是Through pin，都不能使用full connect，焊接時(shí)熱量極易傳 到銅箔上，影響焊接溫度。銅

22、箔上的過(guò)孔不能太密集，大概500mil的間距就可以了。如果走線空間不夠，過(guò) 孔必須密集放置，最好能錯(cuò)開放置這些過(guò)孔，以免破壞內(nèi)層VCC/GND的完整性。大面積銅箔請(qǐng)采用網(wǎng)格銅，如硬盤下方空白區(qū)域?？瞻讌^(qū)域鋪銅接地，但是盡量不要連接通孔GND管腳，較小或者可能出現(xiàn)較多碎 銅的銅箔則不要考慮。外層12根細(xì)走線附近需要鋪銅接地，避免單根走線蝕刻太多。注意銅箔的瓶頸處是否滿足電流要求，走線層要注意，VCC層的plane也不能忽略。內(nèi)層的銅箔應(yīng)該與anti-etch的外沿重合。注意銅箔的邊角，避免直角shape，尤其是邊角處有焊盤時(shí)，避免出現(xiàn)out of date shapeo一般是使用動(dòng)態(tài)銅箔，能夠自動(dòng)避讓。但是在鋪設(shè)銅箔后，要檢查銅箔的連續(xù)性、 是否出現(xiàn)一些無(wú)用的銅箔區(qū)域、從而成為天線。大面積的銅箔要避免，焊接后印制板易翹曲，并且部分被走線分割的銅箔，因?yàn)闆](méi) 有在兩端進(jìn)行端接（如通過(guò)過(guò)孔連接到內(nèi)層plane），會(huì)變成天線。BGA中間的GND管腳，集中在一起，可用銅箔進(jìn)行連接，并且通過(guò)大量過(guò)孔（至 少每管腳配1個(gè)過(guò)孔）連接到內(nèi)層GND planeo如果沒(méi)有特殊要求，BGA與銅箔 的連接線寬采用8milo中間有熱焊盤的器件，如果內(nèi)層走線層有空間，可在