RF設(shè)計(jì)與應(yīng)用(五)射頻積體電路封裝

1、RF設(shè)計(jì)與應(yīng)用（五）射頻積體電路封裝在行動(dòng)通訊品質(zhì)要求的提高，通訊頻寬的需求量大增，因應(yīng)而生的各項(xiàng)新的通訊規(guī)範(fàn)如GPRS、W-CDMA、CDMA-2000、Bluetooth、802.11b紛紛出籠，其規(guī)格不外乎：更高的資料傳輸速率、更有效的調(diào)變方式、更嚴(yán)謹(jǐn)?shù)碾s訊規(guī)格限定、通訊功能的增強(qiáng)及擴(kuò)充，另外再加上消費(fèi)者對(duì)終端產(chǎn)品“輕、薄、短、小、久（包括產(chǎn)品的使用壽命、維護(hù)保固，甚至是手機(jī)的待機(jī)時(shí)間）”的訴求成了必要條件；於是乎，為了達(dá)成這些目的，各家廠商無不使出混身解數(shù)，在產(chǎn)品射頻(Radio Frequency)、中頻(Intermediate Frequency)與基頻(Base Band)電路

2、的整合設(shè)計(jì)、主動(dòng)元件的選擇應(yīng)用、被動(dòng)元件數(shù)目的減少、多層電路板內(nèi)線路善加運(yùn)用等，投注相當(dāng)?shù)男难芭?，以求獲得產(chǎn)品的小型化與輕量化。針對(duì)這些無線通訊產(chǎn)品業(yè)者所面臨的課題，我們?cè)囍鴱姆庋b技術(shù)在射頻積體電路上應(yīng)用的角度，來介紹射頻積體電路封裝技術(shù)的現(xiàn)況、現(xiàn)今封裝技術(shù)對(duì)射頻積體電路效能的影響，以及射頻積體電路封裝的未來發(fā)展和面臨的挑戰(zhàn)。 射頻積體電路封裝技術(shù)的現(xiàn)況 就單晶片封裝(Single Chip Package)的材質(zhì)而言， 使用塑膠封裝( P l a s t i c Package)的方式，是一般市面上常見到的高頻元件封裝類型，低於3GHz工作頻率的射頻積體電路及元件，在不嚴(yán)格考量封裝金屬導(dǎo)

3、線架(Metal Lead Frame)和打線(Wire Bond)的寄生電感(Parasitic Inductance)效應(yīng)下，是一種低成本且可薄型化的選擇。由於陶瓷材料防水氣的滲透性特佳及滿足高可靠度的需求，故也有採用陶瓷封裝技術(shù)；對(duì)於加強(qiáng)金屬屏蔽作用及散熱效果的金屬封裝，可常在大功率元件或子系統(tǒng)電路封裝看到它的蹤跡。圖一 常見的封裝型態(tài) (a)四支引腳的圓形封裝；(b)SOP； (c)金屬封裝；(d)J型引腳的QFP；(e)L型引腳的QFP若以引腳排列方式區(qū)分，雙邊引腳的SOP(Small Outline Package)、四邊引腳的四邊平面構(gòu)裝(Quad Flat Pack, QFP)

4、和底部引腳的金屬罐式構(gòu)裝(Transistor Outline Package, TO)最為常見（圖一），其引腳與構(gòu)裝基板的黏著設(shè)計(jì)，為能有高密度薄型化的最佳表現(xiàn)，又以表面黏著技術(shù)(Surface Mount Technology)為最大宗，而各家元件廠商會(huì)因應(yīng)不同的元件如放大器( A m p l i f i e r ) 、振盪器(Oscillator)、混頻器(Mixer).等，選取最佳化的封裝方式以符合客戶的需求而多晶片封裝(Multi-chip Package)技術(shù)，同時(shí)也包括了多晶片模組封裝(Multi-chip Module)，為一種縮小電路體積、減短各積體電路互連( I n t e

5、 r -connection)線路距離、降低雜訊干擾的封裝技術(shù)。由於此封裝方式將至少兩片以上的晶片整合起來，並依承載基板材質(zhì)的不同，而有MCM-C(Ceramic)、MCMD(Deposited Thin Film)、MCM-S(Silicon)、MCM-L (Laminate)之分（其中MCM-L主要以PC板做構(gòu)裝底材，成本最低），且配合減少打線影響的覆晶接合技 術(shù)（Flip-chip Bonding，圖二）和縮小封裝面積的晶片尺寸封裝（ Chip Scale Package，圖三），圖二 覆晶接合間圖圖三 CSP類別示意圖甚而利用LTCC(Low Temperature Co-fired

6、Ceramic)製程技術(shù)結(jié)合內(nèi)藏式被動(dòng)元件的設(shè)計(jì)（圖四），所製成的前端(Front End)區(qū)塊電路模組，更為廣泛地應(yīng)用在無線通訊電路中，以減少獨(dú)立式被動(dòng)元件的使用數(shù)目，進(jìn)而滿足小型化、輕量化的要求。圖四 多層陶瓷模組剖面示意圖 封裝技術(shù)對(duì)射頻積體電路效能的影響封裝對(duì)元件的功能主要在於傳遞電源能量及電路訊號(hào)、保護(hù)元件結(jié)構(gòu)、提供散熱管道，其中又以電能、電訊的傳輸為射頻積體電路相當(dāng)重要的考量。由於射頻電路工作頻率常在300MHz以上，其原有的低頻電路特性則因頻率的增加而有所改變，以簡(jiǎn)單的單一導(dǎo)線為例，原為傳輸訊號(hào)導(dǎo)通與不導(dǎo)通的判定，隨著工作頻率的提升其寄生電感、肌膚效應(yīng)(Skin Effect)及

7、寄生電阻(Parasitic Resistance)的現(xiàn)象便一一浮現(xiàn)，導(dǎo)致我們對(duì)射頻積體電路在封裝中的電性要求較為複雜。在參考資料1中所敘述，就一砷化鎵(GaAs)單晶微波積體電路(Monolithic Microwave Integrated Circuit; MMIC)的LNA(Low Noise Amplifier)電路，利用覆晶凸塊接合至氧化鋁基板製作成覆晶測(cè)試電路，並和其裸晶的電路特性做比較（見圖五）。圖五 覆晶與裸晶S參數(shù)比較圖圖六 未填膠覆晶與填膠覆晶參數(shù)比較圖兩者在工作頻段S參數(shù)的變化相當(dāng)一致，也就是說受覆晶接合封裝的單晶微波積體電路和裸晶的電性表現(xiàn)近乎相同，且受覆晶凸塊的寄生

8、電感效應(yīng)的影響不大；不過，其中要注意的是覆晶和基板的間距至少要大於20m以上，以確保積體電路之原有電性。另外，為延長覆晶接合銲錫凸塊壽命，在覆晶與基板之間灌入填膠材質(zhì)，在量測(cè)比較後發(fā)現(xiàn)，S參數(shù)的增益曲線將隨工作頻率的升高，往低頻平移約3GHz（見圖六），而曲線的趨勢(shì)仍保持近似，如此電性變化表現(xiàn)和填膠材質(zhì)的介電常數(shù)有很大關(guān)係，所以高頻積體電路的覆晶填膠材質(zhì)應(yīng)以介電常數(shù)越低者為最佳選擇。而在參考資料2中，是用一組VCO電路在一般的薄型四邊平面封裝(Thin Quad Flat Pack; TQFP)和覆晶模組錫球陣列式封裝( F l i p -Module BGA Package)中，以打線連接導(dǎo)

9、線架和覆晶凸塊連線連接錫球的電性來做比較分析，其彼此連線（從打線到導(dǎo)線架，或從凸塊到錫球）的自感值在兩種不同的封裝結(jié)構(gòu)中可得到相當(dāng)近似的數(shù)值（皆近似於5nH左右）， 其中寄生電容低於0.2pF，故忽略不予考慮；且在Flip-Module BGA封裝的結(jié)構(gòu)內(nèi)，有加入R、L、C等被動(dòng)元件的設(shè)計(jì)，以極短的連線互連（ 僅增加0.5nH），可減少在TQFP中因打線及導(dǎo)線架所寄生的電感效應(yīng)而造成電路特性改變。我們可以得知，將被動(dòng)元件整合進(jìn)模組封裝中和單一封裝元件結(jié)合獨(dú)立式被動(dòng)元件對(duì)照下，可提昇電路的效能特性；但必需注意的是，其被動(dòng)元件內(nèi)藏於模組電路後，就不容易因效能的差異做適度的調(diào)整及更換，且製作被動(dòng)電路

10、的設(shè)計(jì)尺寸也需有公差的考量，所以對(duì)電路設(shè)計(jì)者及製造電路板廠而言，尚需一段互相配合的努力。在射頻積體電路或模組的金屬封裝，常隱含一個(gè)問題，就是從電路中的不連續(xù)處所散射出來的雜散模(Spurious Modes)，甚而在封裝中造成寄生共振(Parasitic Resonance)的現(xiàn)象，干擾其主模(Dominant Mode)訊號(hào)的傳遞，影響其餘電路的正常運(yùn)作（圖七）。就參考資料3所提及，在共平面波導(dǎo)線的MMIC封裝，會(huì)因背金屬共平面波導(dǎo)線(Conductor-Backed Coplanar Waveguide; CBCPW)及兩側(cè)封裝金屬牆的結(jié)構(gòu)，而在封裝中產(chǎn)生雜訊的共振現(xiàn)象，為了減少寄生共振對(duì)

11、射頻電路效能的影響，在原基板下多加一層矽基板(500m, 15.cm)，利用矽基板本身材質(zhì)的損耗特性來衰減雜訊的傳遞，而原始的電傳輸特性以及抑制效能可從圖八中得知。另外，也有使用不同的封裝材料或改變封裝結(jié)構(gòu).等，以升高雜散模的截止頻率而抑制雜訊的傳播。圖七 雜散模共振干擾圖圖八 (a)原始CBCPW傳輸特性量測(cè)與模擬對(duì)照；(b)加了矽基板的CBCPW傳輸特性量測(cè)結(jié)果 射頻積體電路封裝技術(shù)未來發(fā)展及面臨的挑戰(zhàn)以射頻積體電路封裝技術(shù)而言，除了體積濃縮的考量外，維持其電路設(shè)計(jì)之電性規(guī)格，甚至是希望能更進(jìn)一步做到改善的效果，相信不只是專精於射頻電路設(shè)計(jì)者和元件製造商的責(zé)任，並且和封裝產(chǎn)業(yè)的技術(shù)提昇都有

12、相當(dāng)重要的關(guān)聯(lián)性，包括1. 製程整合除了功率放大器電路中的電晶體，仍暫時(shí)需以GaAs製程技術(shù)才能做到符合電性規(guī)格外，其餘主動(dòng)元件皆可亦步亦趨朝向更精進(jìn)的RFCMOS製程邁進(jìn)，一是可結(jié)合被動(dòng)元件的模組化，二是大膽地與基頻電路做適度的整合，以提高現(xiàn)今CMOS製程產(chǎn)品在較高頻率的限制。2. 晶圓級(jí)測(cè)試(Wafer Level Testing)技術(shù)的配合為了降低封裝成本的考量，結(jié)合晶圓級(jí)測(cè)試技術(shù)為必要趨勢(shì)，亦是KGD(Known Good Die)的解決途徑，由於射頻積體電路和數(shù)位積體電路的電性量測(cè)需求差異極大，在量測(cè)平臺(tái)與環(huán)境屏蔽效果、大量量測(cè)的準(zhǔn)確度、可靠度、量測(cè)探針的材料、彈性與壽命、量測(cè)機(jī)臺(tái)的成本.等，都是需重新評(píng)估及精進(jìn)的。3. CSP及WLCSP(Wafer Level CSP)技術(shù)應(yīng)用與延伸在晶片尺寸封裝的定義下，不超過1.2倍晶片面積封裝尺寸的技術(shù)，甚至是更新的晶圓級(jí)晶片尺寸封裝，也都因小型化的需求及技術(shù)研發(fā)的成熟度，而增加運(yùn)用到射頻積體電路封裝的可能性，不過因晶片與基板材質(zhì)膨脹係數(shù)的差異性，導(dǎo)致在製程溫度較高的情形下，會(huì)有基板電路翹曲及互連打線或錫球斷裂的問題，仍需在材質(zhì)和封裝結(jié)構(gòu)的設(shè)計(jì)上作改善。4. 低成本、高良率、高可靠度的要求封裝技術(shù)精度的提昇亦是需努力克服的問題之一，減少公差的幅度