第4章CMOS數(shù)字集成電路課件

1、1第四章 CMOS數(shù)字集成電路 MOS集成電路具有集成度高、功耗低的特點，是當今大規(guī)模集成電路的主流產(chǎn)品，尤其是CMOS集成電路。2022/7/25 韓 良12基本知識提示：NMOS PMOS 增強型 耗盡型 四端器件溝道長度調(diào)制效應(yīng)(短溝效應(yīng)): 飽和區(qū)截止飽和非飽和NMOS2022/7/25 韓 良234-1 MOS傳輸門 MOS傳輸門就是通過控制MOS管的導通和截止來實現(xiàn)信號的傳輸。結(jié)構(gòu)簡單，控制靈活，是組成MOS電路的基本單元之一。2022/7/25 韓 良34 思考題1. NMOS傳輸門、PMOS傳輸門、CMOS傳輸門各自的優(yōu)缺點是什么？2.傳輸門的傳輸速度與哪些因素有關(guān)？2022/

2、7/25 韓 良454.1.1單溝傳輸門1. NMOS傳輸門IOG“0”IOGG為“1”電平時 NMOS開啟，傳送信號G為“0”電平時 NMOS管截止，不傳送信號。 O點電容通過飽和導通的NMOS管放電，NMOS管逐漸進入非飽和，放電加快，最終O點達到與I點相同的“0”。(1)由I向O傳送“0”時(假設(shè)O初始為“1”)2022/7/25 韓 良564.1.1 單溝傳輸門1. NMOS傳輸門(續(xù))“1”IOG O點電容通過飽和導通的NMOS管充電，當O點電位上升到比G點電位低一個VTn時， NMOS管截止。即最終O點達到的“1”比G點的“1”低一個VTn 。(2)由I向O傳送“1”時(假設(shè)O初始

3、為“0” )2022/7/25 韓 良674.1.1 單溝傳輸門2. PMOS傳輸門G為“0”電平時 PMOS開啟，傳送信號G為“1”電平時 PMOS管截止，不傳送信號。 O點電容通過飽和導通的PMOS管充電，PMOS管逐漸進入非飽和，充電加快，最終O點達到與I點相同的“1”。(1)由I向O傳送“1”時(假設(shè)O初始為“0”)IOG“1”IOG2022/7/25 韓 良784.1.1 單溝傳輸門2. PMOS傳輸門(續(xù)) O點電容通過飽和導通的PMOS管放電，當O點電位下降到比G點電位高一個|VTp|時， PMOS管截止。即最終O點達到的“0”比G點的“0”高一個|VTp| 。(2)由I向O傳送

4、“0”時(假設(shè)O初始為“1” )“0”IOG 韓 良2022/7/25 韓 良894.1.2 CMOS傳輸門O點電容通過飽和導通的NMOS管和PMOS管放電，NMOS管逐漸進入非飽和，PMOS管逐漸截止，最終O達到與I相同的“0”。(1)由I向O傳送“0”(O初始為“1” )OIGGG為“0”電平、G為“1”電平時 NMOS、 PMOS管都截止。G為“1”電平時、G為“0”電平 NMOS、 PMOS管都開啟。OIGG“0” 韓 良2022/7/25 韓 良9104.1.2 CMOS傳輸門(續(xù)) O點電容通過飽和導通的NMOS管和PMOS管充電，PMOS管逐漸進入非飽和，NMOS管逐漸截止，最終

5、O達到與I相同的“1” 。(2)由I向O傳送“1”(O初始為“0” )OIGG“1” 韓 良2022/7/25 韓 良10114.1.3 MOS傳輸門的速度GViVoGViVoGnViVoGp MOS傳輸門的傳輸速度與節(jié)點電容、前級驅(qū)動能力、和自身MOS管的W/L有關(guān)。 對于自身來說， W/L越大，導通電阻越小，傳輸速度越快。 對于單溝傳輸門來說，傳送“1”和“0”的速度不同，而對于CMOS傳輸門可以達到相同。2022/7/25 韓 良11124.1.4 MOS傳輸門的特點1)NMOS傳輸門能可靠地快速傳送“0”電平，傳送“1”電平時較慢，且有閾值損失；2)PMOS傳輸門能可靠地快速傳送“1”

6、電平，傳送“0”電平時較慢，且有閾值損失；3)CMOS傳輸門能可靠地快速傳送“1”電平和“0”電平，但需要兩種器件和兩個控制信號4)MOS傳輸門具有雙向傳輸性能2022/7/25 韓 良1213作業(yè)(不交)1. NMOS傳輸門、PMOS傳輸門、CMOS傳輸門各自的優(yōu)缺點是什么？2022/7/25 韓 良13144-2靜態(tài)MOS反相器 MOS反相器特性的分析是MOS基本邏輯門電路分析的重要基礎(chǔ)。2022/7/25 韓 良1415 思考題1. 各種MOS反相器的結(jié)構(gòu)有何不同？各自的優(yōu)缺點是什么？2.各種MOS反相器的輸出高低電平是多少？分別受什么因素影響？3.什么叫有比電路？什么叫無比電路？4.各

7、種MOS反相器的速度、功耗、噪聲容限分別受哪些因素影響？2022/7/25 韓 良15164.2.1 電阻負載NMOS反相器1. 結(jié)構(gòu)和工作原理VOH=VDD(VDDVOH)/RL=0Vi為低電平VOL時，MI截止Vi為高電平VOH時，MI非飽和(VDDVOL ) /RL =KI 2(VOH -VTI)VOL-VOL2 ViVoRLVDDMI VOL VDD 1+2KI RL(VOHVTI)其中:KI=WL( )oxo2tox21COXWL=2022/7/25 韓 良16174.2.1 電阻負載NMOS反相器2. 基本特性RL若?。篤OL高，功耗大， tr小;W/L若小(即KI小)：VOL高，

8、功耗小,，tf大。ViVoRLVDDMNRL減小VILVIHVOHVOLVoVi0 VOL VDD 1+2KI RL(VOHVTI)0VitVDD0VotVDD2022/7/25 韓 良17ViVoRLVDDMN（1）VOH=VDD（2）VOL VDD 1+2KI RL(VOHVTI)有比（3）RL占較大面積或采用特殊工藝（4）上升速度慢（5）噪聲容限?。?）靜態(tài)功耗大4.2.1 電阻負載NMOS反相器2. 基本特性2022/7/25 韓 良18FRLVDDNMOSPDNIn1InNABnand2FRLVDDABFFnor2RLVDDABFDECRLVDDaoi221ABFDCERLVDDoa

9、i324.2.1 電阻負載NMOS反相器3. 門電路結(jié)構(gòu)PDN-pull down network2022/7/25 韓 良19204.2.2 E/E飽和負載NMOS反相器1. 結(jié)構(gòu)和工作原理ViVoVDDMLMIVOH=VDDVTL KL(VDD-VOH-VTL)2=0Vi為低電平VOL時,MI截止,ML飽和Vi為高電平VOH時,MI非飽和,ML飽和KL(VDD-VOL-VTL)2=KI2(VOH-VTI)VOL-VOL2其中：R =KIKL=(W/L)I(W/L)LVOL (VDD VTL )22R(VOHVTI)有比電路2022/7/25 韓 良20214.2.2 E/E飽和負載NMOS

10、反相器2.單元特點ViVoVDDMLMIVo ViR減小(KI/ KL )(1)VOH比電源電壓VDD低一個閾值電壓Vt（有襯底偏值效應(yīng)）；(3) ML和MI的寬長比分別影響tr和tf。(4)上升過程由于負載管逐漸接近截止，tr較大。(2)VOL與R有關(guān)，為有比電路；0Vot2022/7/25 韓 良21ViVoVDDMLMI（1）VOH=VDD VTL 還受襯偏影響（3）上升速度慢（負載管小且逐漸截止）（4）噪聲容限?。?）靜態(tài)功耗大（2）VOL 有比(VDD VTL )22R(VOHVTI)（6）器件少，面積小4.2.2 E/E飽和負載NMOS反相器2.單元特點2022/7/25 韓 良2

11、2VDDMLFNMOSPDNIn1InNABFDECaoi221VDDMLABFDCEoai32VDDMLABFFnor2VDDMLABnand2FVDDML4.2.2 E/E飽和負載NMOS反相器3.門電路結(jié)構(gòu)2022/7/25 韓 良23ViVoVDDMLMIVGG VOH = VDD KL2(VGG-VOH -VTL)(VDD -VOH) - (VDD -VOH) 2 = 0VGG VDD +VTL Vi為VOL時，MI截止，ML非飽和VDDMLVGGFNMOSPDNIn1InN4.2.3 E/E非飽和負載NMOS反相器1. 結(jié)構(gòu)和工作原理2022/7/25 韓 良24254.2.3 E

12、/E非飽和負載NMOS反相器1. 結(jié)構(gòu)和工作原理(續(xù))ViVoVDDMLMIVGGKI 2(VOH -VTI)VOL-VOL2 KL2(VGG -VOL -VTL)(VDD -VOL) - (VDD -VOL) 2 = VOL VDD 22mR(VOHVTI)其中：R =KIKL=(W/L)I(W/L)Lm =VDD2(VGGVTL)VDD0m 1Vi為VOH時，MI非飽和，ML非飽和2022/7/25 韓 良25264.2.3 E/E非飽和負載NMOS反相器 2.單元特點ViVoVDDMLMIVGGVoVi(KI/KL) R增大(1)雙電源(2) VOH =VDD (3)VOL與R有關(guān)，為有

13、比電路；(4) VGG越高，tr越小，但是VOL越大，功耗越大。2022/7/25 韓 良26ViVoVDDMLMIVGG（1）雙電源（2）VOH=VDD（5）噪聲容限?。?）靜態(tài)功耗大（7）器件少，面積小（3）有比VOL VDD 22mR(VOHVTI)（4）上升速度慢（負載管?。?.2.3 E/E非飽和負載NMOS反相器 2.單元特點2022/7/25 韓 良274.2.4自舉負載NMOS反相器1. 結(jié)構(gòu)和自舉原理初始狀態(tài)： Vi=VOH，Vo=VOL MB、ML飽和、MI非飽和VOL (VDD VTB VTL )22R(VOHVTI)其中： R =KIKL=(W/L)I(W/L)L有比電

14、路VGL=VDDVTBViVoVDDMBMIMLCBVGLVDDMBMLCBVGLFNMOSPDNIn1InN2022/7/25 韓 良28自舉過程： Vi 變?yōu)閂OL ,MI截止,Vo上升， VGL隨Vo上升(電容自舉)，ViVoVDDMBMIMLCBVGLVGL=VDDVTBVGSL= VGL - VOLVOL上升，而電容兩端電壓不變當VOL上升到2VTB時， VGL上升到VDD+VTB，ML非飽和。4.2.4自舉負載NMOS反相器1. 結(jié)構(gòu)和自舉原理2022/7/25 韓 良29自舉過程： MB截止，ML逐漸由飽和進入 非飽和導通，上升速度加快。自舉結(jié)果： tr縮短，VOH可達到VDD。

15、ViVoVDDMBMIMLCBVGL4.2.4自舉負載NMOS反相器1. 結(jié)構(gòu)和自舉原理2022/7/25 韓 良30 自舉電路中的漏電，會使自舉電位VGL下降(尤其是低頻)，最低可降到：VGL=VDDVTB ， 因而ML變?yōu)轱柡蛯?，輸出VOH=VDDVTBVTL為了提高輸出高電平，加入上拉元件MA (或RA)。ViVoVDDMBMIMLCBVGLMA4.2.4自舉負載NMOS反相器2.漏電上拉2022/7/25 韓 良31（1）VOH=VDD VDD 2VT（3）速度快（自舉作用）（4）噪聲容限小（5）功耗大（6）器件較多，還有電容ViVoVDDMBMIMLCBVGL有比VOL (VDD

16、VTB VTL )22R(VOHVTI)（2）4.2.4自舉負載NMOS反相器3.單元特點2022/7/25 韓 良324.2.5 E/D NMOS反相器1. 結(jié)構(gòu)和工作原理ViVoVDDMDMEVOH = VDD KD2(0 -VTD)(VDD -VOH)- (VDD -VOH) 2 = 0Vi為VOL時，ME截止，MD非飽和MD 為耗盡型器件， VTD 0，2022/7/25 韓 良334.2.5 E/D NMOS反相器1. 結(jié)構(gòu)和工作原理（續(xù)）ViVoVDDMDMEKE2(VOH -VTE)VOL-VOL2 KD(0 -VTD)2 = VOL VTD 22R(VOHVTE)其中：R =K

17、EKD=(W/L)E(W/L)D有比電路（近似于無比電路）Vi為VOH時，ME非飽和，MD飽和2022/7/25 韓 良344.2.5 E/D NMOS反相器2.單元特點(1)VOH可達到電源電壓VDD(2)VOL與R有關(guān)，但是VTD是關(guān)鍵的因素，近似于無比電路，面積小。(3)上升過程由于負載管由飽和逐漸進入非飽和， tr縮短，速度快。ViVoVDDMDME2022/7/25 韓 良35ViVoVDDMDME（1）VOH=VDD（3）速度快（4）噪聲容限?。?）靜態(tài)功耗大（6）器件少，面積?。?）近似無比VOL VTD 22R(VOHVTE)4.2.5 E/D NMOS反相器2.單元特點202

18、2/7/25 韓 良36VDDMDFNMOSPDNIn1InNABnand2FVDDMDABFDECaoi221VDDMDABFDCEoai32VDDMDABFFnor2VDDMD4.2.5 E/D NMOS反相器3.門電路結(jié)構(gòu)2022/7/25 韓 良374.2.6 CMOS反相器1. 結(jié)構(gòu)和工作原理ViVoVDDMPMNVi為VOL時，MN截止，MP非飽和-Kp 2(VOL- VDD -VTP) (VOH-VDD ) (VOH-VDD ) 2 = 0VOH = VDD Vi為VOH時，MN非飽和，MP截止Kn2(VOH-VTN)VOL-VOL2 =0VOL=0 無比電路MP 為PMOS,V

19、TP 02022/7/25 韓 良384.2.6 CMOS反相器2.電壓傳輸特性及器件工作狀態(tài)表ViVoVDDMPMN截止非飽和VDD+VTPVi VDD飽和非飽和VO+VTNViVDD+VTP飽和飽和VO+VTPViVO+VTN 非飽和飽和VTNViVO+VTP 非飽和截止0ViVT時M1導通，但由于M2未導通， Vo仍為高電平， Vi -VFN =VT時，M2管開始導通，輸出向低電平轉(zhuǎn)折。 M3預截止。此時，由于VFN=Vi-VT ，因此M1處于處于飽和區(qū)的邊緣。2022/7/25 韓 良1664.7.5 施密特觸發(fā)器 1. NMOS施密特觸發(fā)器VDDViVo M4 M3M2M1FN 因此

20、，可以通過改變M1，M3寬長比，來改變輸入由0向高變化時的轉(zhuǎn)折電壓。2022/7/25 韓 良1674.7.5 施密特觸發(fā)器 1. NMOS施密特觸發(fā)器VDDViVo M4 M3M2M1FN 輸入電壓由高向低變化時，由于此時輸出Vo為低電平， M3截止，當Vi 低到某一值時， M2 截止，輸出變?yōu)楦唠娖?。該值與M1和M4管的寬長比之比，以及M2和M4管的寬長比之比有關(guān)。2022/7/25 韓 良1684.7.5 施密特觸發(fā)器 2. CMOS施密特觸發(fā)器VILVIHVDD0VDDVOViVDDViVoVDD0VitVIHVILVo0tA 結(jié)構(gòu)與特性2022/7/25 韓 良1694.7.5 施密

21、特觸發(fā)器 2. CMOS施密特觸發(fā)器VDDViVoVDDT6T1T2T3T4T5 如果沒有T3和T6，則T1, T2,T4, T5僅僅是一個反相器，無論輸入信號Vi從高電平降低還是從低電平升高，轉(zhuǎn)換電平均在Vi= VDD附近。 接入T3和T6以后情況就不同了。當Vi=0時， T1和T2導通而T4和T5截至，此刻Vo為高電平(VDD)，它使T3截至，T6導通。因此 T5的源極電位B 工作原理2022/7/25 韓 良1704.7.5 施密特觸發(fā)器 2. CMOS施密特觸發(fā)器VDDViVoVDDT6T1T2T3T4T5VS5較高，VS5VDD-VTN。 在Vi逐漸升高的過程中，當Vi VTN以后，

22、T4導通。但由于VS5很高，即使Vi VDD，T5仍不會導通。當Vi繼續(xù)升高，直到T2和T1的柵源電壓|VGS1|和|VGS2| 減小到T1和T2趨于截止時， T1和T2的內(nèi)組開始急劇增大，從而使Vo和VS5開始下降，最終達到Vi-VS5 VTN，B 工作原理2022/7/25 韓 良1714.7.5 施密特觸發(fā)器 2. CMOS施密特觸發(fā)器VDDViVoVDDT6T1T2T3T4T5于是T5開始導通并引起如下的正反饋過程。Vo VS5 VGS5 RON5 因此，在VDDVTN+|VTP|的條件下，Vi上升過程的轉(zhuǎn)換電平要比 VDD高得多。B 工作原理2022/7/25 韓 良1724.7.5

23、 施密特觸發(fā)器 2. CMOS施密特觸發(fā)器VDDViVoVDDT6T1T2T3T4T5 當Vi=1時， T2和T1截止，而T4和T5導通，此刻Vo為低電平(0)，它使T6截至，T3導通。因此 T2的源極電位VS2較低。 在Vi逐漸降低的過程中，當VDD-Vi|VTP|以后，T1導通。但由于VS2很低，即使Vi|VTP|，于是T2開始導通并形成如下正反饋。Vo VS2 |VGS2| RON2 因此，Vi下降過程的轉(zhuǎn)換電平要比 VDD低得多。B 工作原理2022/7/25 韓 良174分析：同相施密特觸發(fā)器 VDDiVoVVxVDDM1M2M3M4ViT1T2T3T4T5T62022/7/25 韓

24、 良175同相施密特觸發(fā)器 (1) Vi由0向VDD轉(zhuǎn)換VDDiVoVVxVDDM1M2M3M4轉(zhuǎn)折電壓V+由K2/(K1+K3)決定，高于K2/K1決定的V*轉(zhuǎn)折后，Vo上升使M3截止，M4導通，因而使Vo 更迅速上升到VDD 。初始：Vi=Vo=0， Vx=1M1和M3導通， M2和M4截止相當于Vi作用于M1和M3并聯(lián)與M2構(gòu)成的反相器輸入端2022/7/25 韓 良176同相施密特觸發(fā)器 (2) Vi由 VDD向0轉(zhuǎn)換VDDiVoVVxVDDM1M2M3M4轉(zhuǎn)折電壓V-由(K2+K4)/K1決定，低于K2/K1決定的V*轉(zhuǎn)折后，Vo下降使M3導通M4截止，因而使Vo 更迅速下降到0 。

25、初始：Vi=Vo=1， Vx=0M2和M4導通， M1和M3截止相當于Vi作用于M2和M4并聯(lián)與M1構(gòu)成的反相器輸入端2022/7/25 韓 良177同相施密特觸發(fā)器 (3)電壓傳輸特性 VDDiVoVVxVDDM1M2M3M40 iVoVVDDVDDV+V-通過合理設(shè)計器件尺寸，可以得到所需要的轉(zhuǎn)折電壓V-和V+ 。而且轉(zhuǎn)換速度快，波形陡直。2022/7/25 韓 良1784.8 加法器電路 2022/7/25 韓 良1794.8.1 全加器和半加器(1)標準CMOS組合邏輯全加器Ci=AB+BC+AC=AB+C(A+B)Si=ABC+ABC+ABC+ABC=ABC+(A+B+C)CiABC

26、CiCiSiCiCiSiVDDVDDVDDABABCABCABVDDABCABCCBAABCCi和Si速度相當均用反相器輸出2022/7/25 韓 良1804.8.1全加器和半加器(2)鏡像全加器優(yōu)化(1)全加器，使NMOS下拉網(wǎng)絡(luò)和PMOS上拉網(wǎng)絡(luò)完全對稱，減少了MOS管串聯(lián)數(shù)，提高了速度。CiCiSiVDDVDDVDDABABCABCABVDDABCABCCBAABCACiCiSiVDDVDDVDDBABCABCBVDDABCABCCBAABC2022/7/25 韓 良1814.8.1全加器和半加器(3)傳輸門結(jié)構(gòu)全加器單元1Ci= (AB)C + (AB)A Si= (AB)C + (A

27、B)CBABABASumCarryCabcdefghabc 適當調(diào)整傳輸門控制信號可以采用反相器輸出，以便調(diào)整驅(qū)動能力。2022/7/25 韓 良1824.8.1全加器和半加器(3)傳輸門結(jié)構(gòu)全加器單元2Ci= (AB)C + (AB)A Si= (AB)C + (AB)CBABABASumCarryCabcdefghabcde2022/7/25 韓 良1834.8.1全加器和半加器(4) 全加器的反相特性 全加器的所有輸入反相，則它的“進位”輸出和“和”輸出也都反相，稱之為加法器的反相特性。 Carry(A,B,C)= Carry(A,B,C)Sum(A,B,C)=Sum(A,B,C)202

28、2/7/25 韓 良1844.8.1全加器和半加器(5) 半加器S=AB+AB =(A+B)AB C=AB =ABABSC 一位全加器如果沒有初始進位輸入Ci，則稱為一位半加器。2022/7/25 韓 良1854.8.2逐位進位（串行進位）加法器(1)基本結(jié)構(gòu) 最終進位信號產(chǎn)生速度慢，因此適用于位數(shù)不多、速度要求不高的加法運算。A0B0A1B1A2B2A3B3A4B4A5B5S0S1S2S3S4S5C-1C0C1C2C3C4C5全加器全加器全加器全加器全加器全加器2022/7/25 韓 良1864.8.2逐位進位（串行進位）加法器(2)提高速度措施 合理設(shè)計器件尺寸合理設(shè)計電路結(jié)構(gòu)（例如進位輸

29、入靠近輸出）利用全加器的反相特性，省去進位反相器A0B0A1B1A2B2A3B3A4B4A5B5S0S1S2S3S4S5C-1C0C1C2C3C4C5ACiCiSiVDDVDDVDDBABCABCBVDDABCABCCBAABC2022/7/25 韓 良187 CI A B S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 14.8.3超前進位加法器（先行進位） (1)原理2022/7/25 韓 良1884.8.3超前進位加法器（先行進位） (1)原理令：Gk=AkBk Pk=A

30、k+Bk則：Ck= AkBk + (Ak+Bk ) Ck-1 = Gk + Pk Ck-1 因而有：Ck= Gk+Pk(Gk-1+Pk-1Ck-2) = Gk+PkGk-1+PkPk-1Ck-2 = Gk+PkGk-1+PkPk-1Gk-2+PkPk-1Pk-2Ck-3 = (只與原始數(shù)據(jù)A、B、C有關(guān)) 由此可見，任何一位的進位輸出只與原始輸入信號有關(guān)，無論位數(shù)增加多少，各位進位生成邏輯級數(shù)相同，幾乎同時產(chǎn)生，速度快。2022/7/25 韓 良1894.8.3超前進位加法器（先行進位） (2)圖示2022/7/25 韓 良1904. 8.3超前進位加法器（先行進位） (3)串并結(jié)合 位數(shù)過多

31、時，隨著位的增高器件明顯增加，較高位的進位信號產(chǎn)生速度也會受到影響。因此，為數(shù)較多時通常采用串并結(jié)合方式。4位超前進位 加法器0C4C 8C 41AA 1Sum 2Sum 3Sum 4Sum 5Sum 6Sum 7Sum 8Sum 41BB 85AA 85BB 12C 16C 129AA 9Sum 10Sum 11Sum 12Sum 13Sum 14Sum 15Sum 16Sum 129BB 1613AA 1613BB 4位超前進位 加法器4位超前進位 加法器4位超前進位 加法器2022/7/25 韓 良1914.8.4進位選擇加法器 (1) 位數(shù)均勻分組結(jié)構(gòu) 2022/7/25 韓 良192

32、4.8.4進位選擇加法器 (2)位數(shù)遞增分組結(jié)構(gòu) 2022/7/25 韓 良1934-8練習 設(shè)計一個3位先行進位加法器，完成A0A1A2和B0B1B2的相加得到的和（包括進位）。（用邏輯們組成）2022/7/25 韓 良1944.9 緩沖電路 緩沖電路在CMOS集成電路中通常起到提高抗干擾能力、提高驅(qū)動能力、提高速度、信號延遲、信號整形等作用。2022/7/25 韓 良1954.9.1輸入緩沖(1) CMOS集成電路輸入結(jié)構(gòu) 在構(gòu)成CMOS集成電路時，其輸入單元通常都采用反相器（或三態(tài)反相器）作為輸入緩沖電路。輸入緩沖 內(nèi)部邏輯2022/7/25 韓 良1964.9.1輸入緩沖(2) 輸入緩

33、沖的作用 其它CMOS邏輯門因為存在MOS管的串、并聯(lián)關(guān)系，使其噪聲容限下降。而反相器噪聲容限很容易設(shè)計為最大（VDD/2）提高集成電路的噪聲容限（抗干擾能力） 如果需要更大的噪聲容限，可以采用施密特觸發(fā)器作為輸入緩沖。輸入緩沖 內(nèi)部邏輯2022/7/25 韓 良1974.9.1輸入緩沖(2) 輸入緩沖的作用降低輸入狀態(tài)轉(zhuǎn)換引進的噪聲 同等性能下，反相器的器件尺寸相對最小，因而引進的寄生電容也就最小，狀態(tài)轉(zhuǎn)換時引進的噪聲也就最小。輸入緩沖 內(nèi)部邏輯2022/7/25 韓 良1984.9.1輸入緩沖(2) 輸入緩沖的作用由于集成電路封裝等原因在輸入端引進較大電容，使輸入信號上升下降較緩。加入反相

34、器緩沖后，可以使信號上升下降變的陡直和對稱。對輸入信號整形 必要時可以加入反相器鏈和引入施密特觸發(fā)器。反相器鏈中級聯(lián)的反相器級數(shù)依據(jù)具體情況而定。輸入緩沖 內(nèi)部邏輯反相器鏈2022/7/25 韓 良1994.9.2驅(qū)動緩沖(1) CMOS集成電路輸出結(jié)構(gòu) 在構(gòu)成CMOS集成電路時，其輸出單元通常都采用反相器（或三態(tài)反相器）、反相器鏈作為驅(qū)動緩沖電路。也常以此結(jié)構(gòu)驅(qū)動內(nèi)部較大的負載。輸出緩沖 內(nèi)部邏輯2022/7/25 韓 良2004.9.2驅(qū)動緩沖(2) 輸出驅(qū)動緩沖的作用 集成電路的輸出往往要驅(qū)動較大負載。 其它CMOS邏輯門因為存在MOS管的串、并聯(lián)關(guān)系，使其驅(qū)動能力下降，驅(qū)動大的負載時，

35、造成速度慢，輸出信號上升下降較緩且不對稱。 反相器很容易設(shè)計為大的驅(qū)動能力，使輸出波形陡直，而且可使沿對稱。 驅(qū)動大負載時，為了提高電路速度，通常采用逐級加大驅(qū)動能力反相器鏈。輸出緩沖 內(nèi)部邏輯2022/7/25 韓 良2014.9.2驅(qū)動緩沖(3)驅(qū)動緩沖反相器鏈級間比的設(shè)定0e5/ln2Cg共N級CL1N-2N-1 CL/Cg = ， 驅(qū)動相同負載延遲為則: 每級門延遲為，可見： =e時，總延遲最小因此有： N = ln(/ln)一般取 = 25設(shè): 級間尺寸比為，總延遲為N, N=，N=ln/ln2022/7/25 韓 良2024.9.2驅(qū)動緩沖(4) 內(nèi)部驅(qū)動緩沖 集成電路的內(nèi)部也常常會有較大負載，如果是單一的大負載，可采用類似輸出驅(qū)動緩沖電路驅(qū)動。 如果是分散式多個負載等效大負載，不適合采用類似輸出驅(qū)動緩沖電路驅(qū)動，原因是：對布線不利，會影響面積；對時序不利，會產(chǎn)生使各支路間較大的延遲偏差