第2章計(jì)算機(jī)邏輯基礎(chǔ)2.11時(shí)序邏輯電路

1、2.11 時(shí)序邏輯電路 結(jié)構(gòu)模型 時(shí)序邏輯電路一個(gè)邏輯電路，它在任一時(shí)刻的輸出狀態(tài)不但與當(dāng)時(shí)的輸入狀態(tài)有關(guān)，而且還與電路之前的狀態(tài)有關(guān)。Input XOutput Z驅(qū)動(dòng)信號(hào)W狀態(tài)信號(hào)Q存儲(chǔ)電路組合電路 目 錄 鎖存器和寄存器及其實(shí)驗(yàn) 串入并出移位寄存器 8位數(shù)據(jù)輸入與顯示實(shí)驗(yàn) 鎖存器：輸出端的狀態(tài)不會(huì)隨輸入端的狀態(tài)變化而變化，只有在有鎖存信號(hào)時(shí)輸入的狀態(tài)才被保存到輸出，直到下一個(gè)鎖存信號(hào)。鎖存：把信號(hào)暫存以維持某種電平狀態(tài)。 鎖存器描述74HC373：帶三態(tài)輸出的并入并出八D電平觸發(fā)鎖存器D7:0輸入數(shù)據(jù)線Q7:0輸出數(shù)據(jù)線LE鎖存輸入信號(hào)OE允許輸出信號(hào) 八D鎖存器74HC373 74HC

2、373電路原理圖 八D鎖存器74HC373 三態(tài)門(mén)D鎖存器OE = 1時(shí)，8位輸出Q0Q7呈高阻狀態(tài)；OE = 0時(shí)，鎖存器L1L8的輸出出現(xiàn)在輸出Q0Q7上。 八D鎖存器74HC373 0/1LE = 1時(shí)，鎖存器打開(kāi)，鎖存器的輸出隨輸入變化；LE = 0時(shí)，輸入信號(hào)被鎖存，之后鎖存器的輸出不隨輸入變化。 八D鎖存器74HC373 八D鎖存器74HC373 特性表輸入內(nèi)部鎖存輸出Qn功能描述LEDn 1 高阻 總線隔離0 0 0 鎖存00 1 1 鎖存1 0 0 0 透明傳輸1 1 1 1 透明傳輸QLEDOE_高阻透明傳輸鎖存透明傳輸鎖存 八D鎖存器74HC373 關(guān)鍵知識(shí)點(diǎn)從存儲(chǔ)數(shù)據(jù)的角

3、度來(lái)看，74HC373是電平觸發(fā)電路，如果輸入數(shù)據(jù)的刷新可能出現(xiàn)在控制（使能）信號(hào)開(kāi)始有效之后，則只能使用鎖存器，它不能保證輸出同時(shí)更新?tīng)顟B(tài)。在實(shí)際的應(yīng)用中，由于數(shù)據(jù)與CPU是獨(dú)立變化的，當(dāng)外部的數(shù)據(jù)進(jìn)入CPU時(shí)，勢(shì)必不能穩(wěn)定地讀入，唯一的辦法就是通過(guò)“讀”信號(hào)將數(shù)據(jù)以鎖存狀態(tài)讀入，因此D鎖存器常用于向CPU輸入數(shù)據(jù)。寄存器寄存器：數(shù)字系統(tǒng)中用來(lái)存儲(chǔ)二進(jìn)制數(shù)據(jù)的邏輯部件；寄存器基本組成單元為“觸發(fā)器”1個(gè)觸發(fā)器可存儲(chǔ)1位二進(jìn)制數(shù)據(jù)暫時(shí)寄存包裹；每個(gè)儲(chǔ)物柜只能寄存一個(gè)包裹。寄存器74HC374集成電路74HC374為8通道上升沿觸發(fā)鎖存器帶三態(tài)輸出的并入并出八D觸發(fā)器(8位寄存器)。寄存器74H

4、C374D7:0輸入數(shù)據(jù)線Q7:0輸出數(shù)據(jù)線CP時(shí)鐘脈沖信號(hào)OE允許輸出信號(hào)置1置0置1置1寄存器74HC374回顧維持阻塞D觸發(fā)器的時(shí)序圖：CPDQQ_74HC374的基本組成是維持阻塞D觸發(fā)器。寄存器74HC374三態(tài)門(mén)與74HC373相同CPDQCP為高或低時(shí)，不管輸入如何，觸發(fā)器輸出保持原狀態(tài)不變；CP上升沿到來(lái)時(shí)，觸發(fā)器輸出變?yōu)榕c輸入D該時(shí)刻同樣的狀態(tài)。寄存器74HC374特性表輸入內(nèi)部寄存輸出Qn功能描述CPDn 1 高阻 總線隔離 0 0 寄存0 1 1 寄存 0 0 0 觸發(fā) 1 1 1 觸發(fā) 關(guān)鍵知識(shí)點(diǎn)當(dāng)數(shù)據(jù)來(lái)自于CPU內(nèi)部時(shí)，在“寫(xiě)”信號(hào)的作用下，將數(shù)據(jù)讀入寄存器，在輸出端

5、口輸出數(shù)據(jù)。與此同時(shí)，CPU的輸出數(shù)據(jù)與寫(xiě)信號(hào)同步地連續(xù)不斷地刷新寄存器，在輸出端輸出數(shù)據(jù)。因此，使用D觸發(fā)器的寄存器常用于CPU的數(shù)據(jù)輸出。各位數(shù)據(jù)在時(shí)鐘脈沖的作用下同時(shí)讀入、輸出的方式，如：74HC373、74HC374 并行輸入、輸出方式 優(yōu) 點(diǎn) 運(yùn)行速度快、吞吐量大，常用于計(jì)算機(jī)的局部總線上，俗稱并行總線，以實(shí)現(xiàn)數(shù)據(jù)的運(yùn)算、存儲(chǔ)和短距離通信 缺 點(diǎn) 線路復(fù)雜、成本高、不利于實(shí)現(xiàn)計(jì)算機(jī)之間的遠(yuǎn)距離通信 小結(jié)小結(jié) 從存儲(chǔ)數(shù)據(jù)的角度來(lái)看，74HC373八D鎖存器與74HC374八位寄存器具有類似的邏輯功能74HC373與 74HC374 區(qū) 別 74HC373是電平觸發(fā)，74HC374是脈沖

6、邊沿觸發(fā) 應(yīng)用場(chǎng)合 兩者有不同的應(yīng)用場(chǎng)合，主要取決于控制信號(hào)與輸入數(shù)據(jù)信號(hào)之間的時(shí)序關(guān)系，以及控制存儲(chǔ) 數(shù)據(jù)的方式 小結(jié) 應(yīng)用場(chǎng)合 如果輸入數(shù)據(jù)的刷新可能出現(xiàn)在控制信號(hào)開(kāi)始有效之后，則只能使用鎖存器，它不能保證輸出同時(shí)更新?tīng)顟B(tài)。 如果能確保輸入數(shù)據(jù)的刷新在控制信號(hào)觸發(fā)邊沿出現(xiàn)之前穩(wěn)定，或要求輸出同時(shí)更新?tīng)顟B(tài)，則可選擇寄存器。 鎖存器實(shí)驗(yàn)124連接順序： 此電路中無(wú)：用并行排線將B3實(shí)驗(yàn)區(qū)“與74HC373輸入端D0D7相連的JP18單號(hào)插針”連接到B1實(shí)驗(yàn)區(qū)“與LED（D17D24）相連的JP4雙號(hào)插針”。3 目 錄 鎖存器和寄存器及其實(shí)驗(yàn) 串入并出移位寄存器 8位數(shù)據(jù)輸入與顯示實(shí)驗(yàn) 并行總線

7、 & 串行總線并行總線運(yùn)行速度快，數(shù)據(jù)吞吐量大線路復(fù)雜，成本高串行總線運(yùn)行速度慢，數(shù)據(jù)吞吐量小線路簡(jiǎn)單，成本低在計(jì)算機(jī)系統(tǒng)中為了高效的實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)之間的遠(yuǎn)距離通信，且要使通信電路簡(jiǎn)單、可靠，則采用串行輸入、并行輸出的方式。移位寄存器的作用就是實(shí)現(xiàn)并行輸入、串行輸出或串行輸入、并行輸出。8位串入并出移位寄存器74HC164串入并出移位寄存器74HC164是一種常用的八位串入并出移位寄存器橫隊(duì)縱隊(duì)74HC164就是一個(gè)把8位“縱隊(duì)”數(shù)據(jù)變?yōu)?位“橫隊(duì)”數(shù)據(jù)的寄存器A/B數(shù)據(jù)串行輸入端Q7:0數(shù)據(jù)并行輸出端CP時(shí)鐘脈沖信號(hào)MR復(fù)位清0端74HC164邏輯符號(hào)CPMRDQ0Q1Q2Q3Q4Q5Q6Q

8、774HC164把8位“串入”的數(shù)據(jù)變?yōu)?位“并出”的數(shù)據(jù)輸出。CP輸入脈沖數(shù)0123456780110000174HC164工作原理 74HC164特性表輸入移位順序CP D*輸出功能描述 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 0清零 0 1234567移位移位移位移位移位移位移位移位8特性表11111111D7D7D7D6D6D5D5D6D7D1D3D0D4D2D4D4D4D4D4D3D3D2D3D2D1D3D2D1D0D7D7D7D6D6D5D5D6D6D5D7D7D5D5D674HC164時(shí)序圖 時(shí)序圖CP串行輸入：DQ0Q1Q2Q3Q4Q5Q6Q

9、7101010234567811110100111101011110101110101101110111狀態(tài)不定1最先輸入的經(jīng)過(guò)8次移位到達(dá)Q7串入并出 關(guān)鍵知識(shí)點(diǎn)當(dāng)MR=0時(shí)，移位寄存器異步清0；當(dāng)MR=1時(shí)，CP上升沿將加在D=A B端的二進(jìn)制數(shù)據(jù) 依次送入移位寄存器中；當(dāng)MR=1時(shí)，CP下降沿將保持移位寄存器的狀態(tài)不變。帶鎖存的移位寄存器74HC595CPMRDQ0Q1Q2Q3Q4Q5Q6Q701100001STR 八D鎖存器CPMRDQ0Q1Q2Q3Q4Q5Q6Q7 移位寄存器帶鎖存的移位寄存器74HC595移位寄存器74HC164將D觸發(fā)器直接輸出，移位過(guò)程的中間結(jié)果直接作用在目標(biāo)上

10、，就有可能產(chǎn)生非正常效果，例如數(shù)碼管的動(dòng)態(tài)掃描。74HC595圖形符號(hào) 管腳功能串行數(shù)據(jù)輸入并行數(shù)據(jù)輸出時(shí)鐘脈沖輸入復(fù)位輸出使能鎖存使能74HC595特性表特性表鎖存器輸入輸出Qn功能描述STRCP移位寄存器器輸入MRD1高阻輸出禁止0QLn輸出使能將移位寄存器的輸出Qn 鎖存到QLn0將移位寄存器的輸出Qn 清零1DQ0 ， Q0 Q6 Q1 Q7 1DQ0 ， Q0 Q6 Q1 Q7 移位寄存器移位前輸出Qn鎖存到QLnCPDSTRMROEQ0Q1Q2Q3Q4Q5Q6Q7Q774HC595時(shí)序圖 STR上升沿將移位寄存器輸出Qn鎖存到QLn不確定值STR上升沿將Qn=0鎖存到QLn=0MR

11、=1，CP上升沿將D中數(shù)據(jù)送入Q0，移位寄存器右移一位MR=0，Qn清0OE=1，Qn輸出高阻 目 錄 鎖存器和寄存器及其實(shí)驗(yàn) 串入并出移位寄存器 8位數(shù)據(jù)輸入與顯示實(shí)驗(yàn) 如何產(chǎn)生“上升沿”信號(hào)“上升沿”：數(shù)字電平“由0跳變?yōu)?”的那一瞬間所產(chǎn)生的信號(hào)。 S5 脈沖產(chǎn)生電路圖Vcc CP R51 3.3K“0”“1”理想效果“0”在實(shí)際應(yīng)用中，必須在電路中增加“按鍵消抖動(dòng)電路”，才能產(chǎn)生穩(wěn)定的輸入信號(hào)。Vcc0V實(shí)際效果輸入輸出V1V2EY0B關(guān)系曲線 當(dāng)B由0V2時(shí)， 輸出Y變?yōu)榈?當(dāng)B由V2V1時(shí)， 輸出Y變?yōu)楦?回差電壓：V2-V1特點(diǎn)： 抗干擾能力很強(qiáng)，常用于波形整形、變換 施密特反相

12、器工作原理 輸入電路符號(hào)輸出Y最終輸出剛釋放時(shí)出現(xiàn)抖動(dòng)剛按下時(shí)出現(xiàn)抖動(dòng)+EKR110K 阻容消抖 單觸點(diǎn)按鍵的無(wú)消抖電路 阻容消抖電路 Y C 0.1FR2 100施密特反相器+E0VA:AB整形前阻容消抖輸出整形后阻容消抖輸出輸出抖動(dòng)波形B:V2V1B:Y:按鍵斷開(kāi)： 電容充滿電，A、B輸出“1”，Y輸出“0”按鍵按下： A點(diǎn)為0V，C通過(guò)R2對(duì)地放電，B點(diǎn)電位緩慢下降，若出現(xiàn)抖動(dòng)時(shí)，B點(diǎn)也不會(huì)立刻上升為+E，而是緩慢上升。此時(shí)放電時(shí)間充電時(shí)間按鍵釋放： A、B點(diǎn)電位上升，C又開(kāi)始充電且充電時(shí)間放電時(shí)間。若出現(xiàn)抖動(dòng)時(shí)，B點(diǎn)也不會(huì)立刻下降到0V，而是緩慢上升到+E8位數(shù)據(jù)輸入與顯示電路原理 8位數(shù)據(jù)輸入與顯示實(shí)驗(yàn)電路 脈沖產(chǎn)生電路 數(shù)據(jù)產(chǎn)生電路 延遲作用 8位數(shù)據(jù)輸入與顯示電路原理1 無(wú)鍵按下時(shí) 1 1 0 0 0 0 數(shù)據(jù)輸入端AB與時(shí)鐘脈沖信號(hào)輸入端CP都為0。8位數(shù)據(jù)輸入與顯示電路原理1 無(wú)鍵按下 2 S5（0鍵）按下 0 1 0 111111110 8位數(shù)據(jù)輸入與顯示電路原理1 無(wú)鍵按下 2 S5（0鍵）按下 0 1 0 0 0 0 11111111CP端得到一個(gè)高電平脈沖信號(hào)，AB端數(shù)據(jù)0傳送到輸出端，Q7Q0全部左移一位。產(chǎn)生數(shù)據(jù)